半导体装置制造方法及图纸

一种半导体装置，包含N型垂直式场效晶体管和P型垂直式场效晶体管。N型垂直式场效晶体管包含：第一垂直条状结构配置于基板上方，且包含第一侧壁和第二侧壁；栅极沿第一垂直条状结构的第一侧壁配置；第二垂直条状结构电性耦接至第一垂直条状结构；以及第二源极/漏极特征配置于第一垂直条状结构上方。P型垂直式场效晶体管包含：第三垂直条状结构配置于基板上且包含第三侧壁和第四侧壁；栅极沿第三垂直条状结构的第三侧壁配置；第四垂直条状结构电性耦接至第三垂直条状结构；以及第四源极/漏极特征配置于第三垂直条状结构上方。

Semiconductor device

A semiconductor device includes a N type vertical field effect transistor and a P type vertical field effect transistor. N type vertical field effect transistor comprises a first vertical strip structure is arranged on the substrate, and includes first and second side walls; the first side wall gate configuration along the first vertical strip structure; second vertical strip structure is electrically coupled to the first vertical strip structure; and the second source / drain configuration in above the first vertical stripe structure. P type vertical field effect transistor includes: third vertical strip structure is disposed on the substrate and includes third and fourth side walls; the gate along the third sidewall configuration third vertical strip structure; fourth vertical strip structure is electrically coupled to the third vertical strip structure; and the fourth source / drain configuration above third vertical strip structure.

【技术实现步骤摘要】

本揭露内容实施例是有关一种半导体装置。
技术介绍
半导体集成电路产业在过去几十年经历快速发展。在半导体材料和设计技术上的进步使产业能制造更细小和更复杂的电路。因为加工和制造相关的技术也经历了技术上的进步使材料和设计技术也能进步。在半导体演进过程中，随着能可靠地生产的最小元件的尺寸减少，单位面积中的互联装置数量不断增加。半导体集成电路产业经历大量的发展，努力延续微缩的过程中，其中一项发展是使用垂直式场效晶体管来取代或补强传统的平面式金属氧化物半导体场效晶体管(metal-oxide-semiconductorfield-effecttransistor,MOSFET)。然而，现存垂直式场效晶体管在各方面都尚未令人满意。
技术实现思路
根据本揭露内容的多个实施方式，是提供一种半导体装置，包含第一垂直条状结构，配置于一基板上方，其中第一垂直条状结构包含第一侧壁及相对的第二侧壁。第一栅极特征，沿第一垂直条状结构的第一侧壁配置而使第一栅极特征电性耦接至第一垂直条状结构。第二垂直条状结构，配置于基板上方，其中第二垂直条状结构电性耦接至第一垂直条状结构并作为一第二栅极特征。第一源极/漏极特征，配置于第一垂直条状结构下方的基板中；以及第二源极/漏极特征，配置于第一垂直条状结构的上方。为使本揭露内容的上述及其他目的、特征和优点更明显易懂，下文特举出较佳实施例，并配合所附图示详细说明如下。附图说明由下文的详细说明并同时参照附图能够最适当地理解本揭示内容的态样。应注意，依据工业中的标准实务，多个特征并未按比例绘制。实际上，多个特征的尺寸可任意增大或缩小，以便使论述明晰。图1是根据本揭露内容的各种实施方式的制造半导体装置的方法的流程图，其中半导体装置包含两个垂直式场效晶体管，各垂直式场效晶体管具有两个垂直式栅极；图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N、2O是根据本揭露内容的各种实施方式的依照图1的方法，基板经历各种制程形成半导体装置的剖面示意图。对于该领域中具有通常知识者，以上简述的附图揭露的各种特征，搭配下面的描述来阅读会更容易理解。对于在两个以上的附图中出现的特征，在此使用相同的辨识符号使叙述更加清楚。具体实施方式以下揭示内容提供众多不同的实施例或实例以用于实施本揭露内容的不同特征。下文中描述组件及排列的特定实例以简化本揭示内容。此等组件及排列当然仅为例示实施例，且不意欲进行限制。例如，在下文的描述中，第一特征形成在第二特征上方或之上可包含其中第一特征与第二特征以直接接触方式形成的实施例，且亦可包含其中在第一特征与第二特征之间形成额外特征而使得第一特征与第二特征必非直接接触的实施例。此外，本揭示内容在多个实例中使用重复的元件符号及/或字母。此重复是为了简化及清楚的目的，而非意指所论述的各个实施例及/或构造之间的关系。图1是形成半导体装置200的方法100的流程图，半导体装置200包含垂直式N型场效晶体管(N-typefield-effecttransistor,NFET)及垂直式P型场效晶体管(P-typefield-effecttransistor,PFET)，而且根据本揭露内容的各种态样，在一种或多种的实施方式中各晶体管包含至少两个栅极。方法100是参照图1来描述，并结合图2A、2B、2C、2D、2E、2F、2G、2H、2I、2J、2K、2L、2M、2N以及2O图。图2A-2O是根据某些实施方式使用方法100形成的半导体装置200的剖面示意图。可理解的是可以在方法100之前、期间或/及之后提供额外的步骤，而且这里描述的某些步骤可以被替换、消除或/及移动而用于方法100的附加实施方式中。请参照图1和图2A，方法100起始于操作102，提供基板202。在某些实施方式中，基板202可为半导体基板，例如硅基板。基板202可包含各种层，包含形成导电或绝缘层于半导体基板上。基板202可包含依照本领域中已知的设计需求的各种掺杂配置。例如，在图2A绘示的实施方式中，在用于不同装置种类而设计的区域(例如用于P型场效晶体管(PFET)的n型井204和用于N型场效晶体管(PFET)的p型井206)中，不同的掺杂分布(也就是n型井204和p型井206)可形成于基板202上。适当的掺杂可包含掺质的离子布植或/及扩散制程。基板202可包含至少一隔离特征(例如，浅沟槽隔离(shallowtrenchisolation,STI)特征)分隔出不同装置类型的区域。在某些实施方式中，基板202也可包含其他半导体，例如锗(Ge)、碳化硅(SiC)、锗化硅(SiGe)或钻石。可替换地，基板202可包含化合物半导体或/及合金半导体。此外，基板202可选择性地包含磊晶层(epitaxiallayer)，磊晶层可具有应变以增强效能，基板202可包含绝缘层上覆硅(silicon-on-insulator,SOI)结构，或/及基板202具有其他适当的强化特征。现请参照图1和图2B，方法100进行到操作104，形成源极/漏极特征于n型井204和p型井206内。在图2B绘示的实施方式中，p型区域208形成于n型井204中，而且n型区域210形成于p型井206中。如此形成的p型区域208和n型区域210可被使用于形成作为设计装置类型的源极/漏极特征。例如，p型区域208可用于之后形成的p型场效晶体管的源极/漏极特征，而且n型区域210可用于之后形成的n型场效晶体管的源极/漏极特征。在某些实施方式中，在磊晶制程期间，源极/漏极特征208、210可被原处掺杂(in-situdoped)。例如，在某些实施方式中，p型源极/漏极特征208可使用硼或另一p型掺质掺杂，n型源极/漏极特征210可使用磷或另一n型掺质来掺杂。在某些替代性的实施方式中，源极/漏极特征208、210并非被原处掺杂，而是执行布植制程掺杂源极/漏极特征208、210。请参照图1和图2C，方法100进行到操作106，形成通道层211于基板202上方。在某些实施方式中，通道层211由和n型井204及p型井206相同的材料组成，例如硅。在其他实施方式中，通道层211由其他材料，例如锗、锗化硅或/及三五族化合物半导体材料组成。在某些特定的实施方式中，通道层211是磊晶生长的纯硅层。形成通道层211的方法可包含使用分子束磊晶(molecularbeamepitaxy,MBE)制程、金属有机化学气相沉积(metalorganicchemicalvapordeposition,MOCVD)或/及其他适当的磊晶生长制程。更明确地，如图2C所示，操作106可包含形成p型通道层212和n型通道层214。这种p型通道层212和n型通道层214的形成可包含一系列的制程，例如，沉积硬遮罩/光阻于通道层211上方，使用图案化制程(例如微影蚀刻制程)，使用蚀刻制程以及至少使用掺质布植制程或/及扩散制程于各p型通道层212和n型通道层214。在某些实施方式中，使用和p型区域208相同的掺质(例如硼)布植p型通道层212，且使用和n型区域210相同的掺质(例如磷)布植n型通道层214。在其他实施方式中，使用和p型区域208不同的掺质布植p型通道层本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，包含：一第一垂直条状结构，配置于一基板上方，其中该第一垂直条状结构包含一第一侧壁及一相对的第二侧壁；一第一栅极特征，沿该第一垂直条状结构的该第一侧壁配置而使该第一栅极特征电性耦接至该第一垂直条状结构；一第二垂直条状结构，配置于该基板上方，其中该第二垂直条状结构电性耦接至该第一垂直条状结构并作为一第二栅极特征；一第一源极/漏极特征，配置于该第一垂直条状结构下方的该基板中；以及一第二源极/漏极特征，配置于该第一垂直条状结构的上方。

【技术特征摘要】
2015.10.30 US 14/928,4491.一种半导体装置，其特征在于，包含：一第一垂直条状结构，配置于一基板上方，其中该第一垂直条状结构包含一第一侧壁及一相对的第二侧壁；一第一栅极特征，沿该第一垂直条状结构的该第一侧壁配置...

【专利技术属性】
技术研发人员：江宏礼，叶致锴，彭成毅，陈自强，杨育佳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71