半导体器件制造技术

本发明专利技术提供一种半导体器件。其中通过自对准硅化工艺形成金属硅化物层的半导体器件在可靠性上得到改善。通过根据局部反应方法的自对准硅化物工艺，在栅电极、n

semiconductor device

The present invention provides a semiconductor device. The semiconductor device formed by the self aligned silicide process to improve the metal silicide layer is improved in reliability. By self aligned silicide process according to local reaction method, the gate electrode, n

【技术实现步骤摘要】
半导体器件本申请是申请日为2011年11月18日、申请号为201110379402.3、题为“半导体器件及其制造方法”的专利技术专利申请的分案申请。相关申请的交叉引用这里通过参考引入2010年11月19日提交的日本专利申请No.2010-259022的全部公开内容，包括说明书、附图和摘要。
本专利技术涉及一种半导体器件及其制造方法，具体来说，涉及一种在应用于制造具有金属硅化物层的半导体元件时有效的技术。
技术介绍
随着半导体器件的集成度的增加，已经根据缩放规则缩小了场效应晶体管(MISFET：金属绝缘体半导体场效应晶体管)。然而，栅电极以及源极/漏极区域的电阻增加，导致以下问题：即使当场效应晶体管缩小时，也不能获得高速操作。为了解决这一问题，开发了Salicide(SelfAlignedSilicide，自对准硅化物)技术，其中在形成栅电极的导电膜和形成源极/漏极区域的半导体区域中的每个的表面之上通过自对准形成低电阻的金属硅化物层诸如硅化镍层或硅化钴层，由此减少栅电极和源极/漏极区域的电阻。在日本未审专利公开No.2010-114449(专利文献1)中，公开了以下内容：在半导体衬底的主表面之上形成即使在高温下也保持相稳定性和膜稳定性且包含NiSi(镍单硅化物：nickelmonosilicide)的硅化物层。还公开了上述硅化物层包含例如Pt(铂)等。[现有技术文献][专利文献][专利文献1]日本未审专利公开No.2010-114449[专利文献2]日本未审专利公开No.2002-141504
技术实现思路
随着半导体器件尺寸缩小，需要减少在场效应晶体管的源/漏区域和栅电极中的每个的上表面之上形成的硅化物层的膜厚度。然而，当硅化物层的厚度减少时，硅化物层物理上是不稳定的且在半导体衬底中异常地生长。结果，在栅电极之下的半导体衬底中，形成了主要包含NiSi2的硅化物层。在这种情况下，由于结泄漏电流引起的泄漏问题可能增加，由此降低半导体器件的可靠性，因此，难以减少硅化物层的膜厚度。近年来，在用于形成硅化物层的自对准硅化物工艺中，使形成在半导体衬底之上的金属膜与栅电极、源极区域、漏极区域的一部分反应来形成硅化物层。因而，采用以下方法是常用的手段：其中通过两个分开的步骤来执行退火处理(热处理)。在这种情况下，在作为第二热处理的第二退火处理中，半导体衬底在比作为第一热处理的第一退火处理更高的温度下加热。然而，当在约500℃至600℃的高温下执行第二热处理以形成极薄的硅化物层(具有例如不超过14nm的膜厚度)时，由于热处理的极高温度所以难以抑制硅化物层的异常生长。另一方面，当使用灯型或导热型退火装置等来执行第二热处理时，难以形成具有均匀膜厚度的硅化物层。因此，当不能精确地控制硅化物层的膜厚度且在硅化物层中出现晶体(晶粒)的异常生长等时，泄漏电流容易在半导体衬底和硅化物层之间流动，等等，导致硅化物层的降低的结泄漏特性的问题。在日本未审专利公开No.2002-141504[专利文献2]中，公开了使用例如微波退火工艺在不超过850℃的温度下执行热处理不超过60秒的时间段，以便形成硅化物层。另外，描述了：通过在形成硅化物层的步骤中使用例如微波退火工艺等来执行第一热处理，随后在与第一热处理相同或不同的条件下执行第二热处理，可以激活硅化物层。由此，公开了使用微波的热处理也在第一退火中使用。然而，如果如专利文献2中所示第一热处理将使用微波来执行，则出现以下问题：与使用导热型退火装置等执行第一热处理的情况下相比，在硅化物层中的结泄漏电流增加。本申请专利技术人发现其原因如下。即，利用微波可能偶尔难以均匀地加热具有附接到其整个表面的纯金属的半导体衬底。如果包含例如硅的半导体衬底直接利用微波加热，则由于后续的热处理诸如第二热处理或形成互连的步骤，与使用导热型退火装置等来加热半导体衬底之上的金属膜来执行第一热处理的情况下相比，更可能出现硅化物层的异常生长。本专利技术的一个目的在于提供一种技术，用于改善具有硅化物层的半导体器件的结泄漏特性。通过本说明书和附图中的描述，本专利技术的上述和其它目的以及新颖特征将变得明显。以下是对本申请中公开的本专利技术的代表性实施例的概要的简要描述。即，一种半导体器件，包括：p型半导体层，设置在半导体衬底的主表面的第一区域中；n型半导体层，设置在所述半导体衬底的所述主表面的第二区域中；第一硅化物层，形成在所述p型半导体层的上表面之上且包含Ni和Pt；以及第二硅化物层，形成在所述n型半导体层的上表面之上且包含Ni和Pt，其中，在所述第一硅化物层的底表面中的Pt的浓度比在所述第二硅化物层的底表面中的Pt的浓度高。以下是对根据本申请中公开的本专利技术的代表性实施例获得的效果的简要描述。根据代表性实施例，可以改善具有其中在半导体衬底的表面之上形成金属硅化物层的元件的半导体器件的可靠性。附图说明图1是示出作为本专利技术实施例的半导体器件的主要部分横截面图；图2(a)至图2(d)是示出在作为本专利技术实施例的半导体器件以及作为比较示例的半导体器件的相应金属硅化物层中的Pt浓度分布的表，其中图2(a)是示出比较示例的n沟道MISFET的每个金属硅化物层中的Pt浓度分布的表；图2(b)是示出比较示例的p沟道MISFET的金属硅化物层中的Pt浓度分布的表；图2(c)是示出作为本专利技术实施例的n沟道MISFET的每个金属硅化物层中的Pt浓度分布的表；以及图2(d)是示出作为本专利技术实施例的p沟道MISFET的金属硅化物层中的Pt浓度分布的表；图3是在制造步骤期间作为本专利技术实施例的半导体器件的主要部分横截面图；图4是在图3的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图5是在图4的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图6是在图5的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图7是在图6的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图8是在图7的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图9是在图8的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图10是在图9的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图11是在图10的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图12是在图11的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图13是以切开关系示出本专利技术实施例中的导热型退火装置的一部分的平面图；图14是示出本专利技术实施例中的导热型退火装置的一部分的平面图；图15是沿着图14的线A-A的横截面图；图16是示出本专利技术实施例中的导热型退火装置的一部分的横截面图；图17是示出导热型退火装置的横截面图；图18是示出作为比较示例的批量型退火装置的横截面图；图19是示出作为另一比较示例的灯型退火装置的横截面图；图20是示出微波退火装置的横截面图；图21是在图12的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图22是在图21的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图23是在图22的制造步骤之后的制造步骤期间半导体器件的主要部分横截面图；图24是均示出金属硅化物层的膜厚度与结泄漏电流之间的关系的曲线图；图25是均示出第二热处理的温度和结泄漏电本文档来自技高网...

【技术保护点】
一种半导体器件，包括：p型半导体层，设置在半导体衬底的主表面的第一区域中；n型半导体层，设置在所述半导体衬底的所述主表面的第二区域中；第一硅化物层，形成在所述p型半导体层的上表面之上且包含Ni和Pt；以及第二硅化物层，形成在所述n型半导体层的上表面之上且包含Ni和Pt，其中，在所述第一硅化物层的底表面中的Pt的浓度比在所述第二硅化物层的底表面中的Pt的浓度高。

【技术特征摘要】
2010.11.19 JP 2010-2590221.一种半导体器件，包括：p型半导体层，设置在半导体衬底的主表面的第一区域中；n型半导体层，设置在所述半导体衬底的所述主表面的第二区域中；第一硅化物层，形成在所述p型半导体层的上表面之上且包含Ni和Pt；以及第二硅化物层，形成在所述n型半导体层的上表面之上且包含Ni和Pt，其中，在所述第一硅化物层的底表面中的Pt的浓度比在所述第二硅化物层的底表面中的Pt的浓度高。2.根据权利要求1所述的半导体器件，其中...

【专利技术属性】
技术研发人员：山口直，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP