一种碳化硅VDMOS器件制造技术

本发明专利技术属于半导体技术领域，具体的说是涉及一种碳化硅VDMOS器件。本发明专利技术针对SiC VDMOS器件提供的复合栅介质结构，在沟道上方采用高介电常数栅介质/SiO2堆垛结构，JFET区上方全部采用SiO2，沟道和JFET区上方栅介质总物理厚度相同。当器件处于正向导通状态时，在栅介质中引入高介电常数材料会使栅介质物理厚度增大，因此可降低栅介质中电场强度，同时不会增大阈值电压；当器件处于阻断状态时，表面电场强度最大处位于JFET区，该区上方厚的SiO2可降低表面电场最大值，从而降低SiO2中电场强度。本发明专利技术通过降低栅介质中电场强度来减小SiC VDMOS器件中FN隧穿电流，有效提高栅氧化层可靠性。

【技术实现步骤摘要】

本专利技术属于半导体
，具体的说是涉及一种碳化硅VDMOS器件。
技术介绍
碳化硅(SiC)具有大禁带宽度、高临界击穿电场、高热导率和高电子饱和漂移速度等特点，因此其在大功率、高温以及高频的电力电子领域有非常广阔的应用前景。目前在以SiC为衬底的场效应管中，垂直双扩散金属氧化物半导体场效应管(VDMOS)是被广泛研究的对象之一。相比于其他宽禁带半导体材料(如GaN)，SiC具有一个十分明显的优势就是可以通过热生长直接形成SiO2(二氧化硅)，这使得碳化硅器件可轻易的继承在硅器件中已广泛使用的MOS(金属氧化物半导体)结构以及相关技术，传统的单独以SiO2为栅介质的SiC VDMOS器件结构如图1所示。但是，众所周知，SiC MOS结构存在严重的栅氧可靠性问题，而这通常被认为是由于FN隧穿效应引起的，具体的说：当栅介质中电场强度达到一定值时，电子会从半导体或门极金属不断向电介质涌入，产生FN隧穿电流，最终导致电介质击穿。当器件处于正向导通状态时，由于SiO2与SiC的导带偏移量(2.7eV)比与Si的导带偏移量(3.2eV)低，因此当FN隧穿电流大小相同时，碳化硅-二氧化硅系统中栅介质的电场强度比硅-二氧化硅系统小；当器件处于阻断状态时，碳化硅表面电场最大值可达2.5MV/cm，而根据高斯定律，器件栅介质的电场强度与半导体表面电场强度比值和这两种材料的介电常数(SiO2:3.9,SiC:9.7)成反比，由此得到在碳化硅表面电场达到最大值时，氧化物中电场达到了6.2MV/cm，极易产生FN隧穿电流。因此可通过降低栅介质中电场强度来减小FN隧穿电流，提高栅氧可靠性。由于high-k(高介电常数)材料介电常数大，因此选用high-k材料作为栅介质在不增大阈值电压的前提下可提高栅介质物理厚度，从而降低栅介质电场，进一步达到减小FN隧穿电流的目的，其结构如图2所示。但必须考虑到，high-k材料带隙一般较SiO2窄，因此单独使用high-k材料作为栅介质时会使界面处载流子势垒高度降低，可能更容易产生FN隧穿电流。进而有学者提出，在high-k材料和SiC表面形成过渡层SiO2，如图3所示。这样既可以增大栅介质物理厚度，又不会降低界面处载流子势垒高度，因此达到减小FN隧穿电流的目的，但此栅结构中的SiO2通常很薄，当VDMOS器件反向击穿时，依然会在JFET区表面产生很大的电场，该处表面栅介质很有可能提前发生击穿。
技术实现思路
本专利技术所要解决的，就是针对上述问题，提出一种具有复合栅介质的碳化硅VDMOS器件。为实现上述目的，本专利技术采用如下技术方案：一种碳化硅VDMOS器件，如图4所示，包括漏极金属11、N+衬底10、N-漂移区9、栅介质、多晶硅栅2以及栅极金属1；所述N-漂移区9的上层一端具有第一P型基区8，其上层另一端具有第二P型基区81；所述第一P型基区8上层具有相互独立的第一N+源区6和第一P+欧姆接触区7；所述第二P型基区81上层具有相互独立的第二N+源区61和第二P+欧姆接触区71；所述第一N+源区6和第一P+欧姆接触区7上表面具有第一源极金属5；所述第二N+源区61和第二P+欧姆接触区71上表面具有第二源极金属51；所述多晶硅栅2位于栅介质上表面；所述栅极金属1位于多晶硅栅2上表面；其特征在于，所述栅介质结构由SiO2栅介质和高介电常数栅介质构成；所述SiO2栅介质由位于N-漂移区9上表面的第一SiO2栅介质4、位于第一P型基区8和部分第一N+源区6上表面的第二SiO2栅介质41、位于第二P型基区81和部分第二N+源区61上表面的第三SiO2栅介质42构成，其中，第一SiO2栅介质4的厚度大于第二SiO2栅介质41和第三SiO2栅介质42；所述第二SiO2栅介质41与多晶硅栅2之间具有第一高介电常数栅介质3，所述第三SiO2栅介质42与多晶硅栅2之间具有第二高介电常数栅介质31。进一步的，所述高介电常数栅介质为介电常数大于SiO2栅介质介电常数的材料。跟进一步的，所述高介电常数栅介质为HfO2、Si3N4、TiO2、Al2O3或ZrO2中的一种。本专利技术的有益效果为，本专利技术在SiO2栅介质上方引入高介电常数材料作为栅介质的一部分，从而增大栅介质物理厚度，降低正向导通时栅介质中电场强度；在JFET区上方采用一层相对较厚的二氧化硅作为栅介质，降低反向击穿时JFET区表面电场；使得栅介质中电场强度得到有效降低，从而减小了FN隧穿电流，因此提高了SiC VDMOS器件中栅介质的长期可靠性。附图说明图1是传统的单独以SiO2作为栅介质的SiC VDMOS器件结构剖面图；图2是单独以高介电常数材料作为栅介质的SiC VDMOS器件结构剖面图；图3是具有高介电常数材料/SiO2堆垛栅介质的SiC VDMOS器件结构剖面图；图4是本专利技术提供的一种复合栅介质SiC VDMOS器件结构剖面图；图5是正向导通时，本专利技术提供的复合栅SiC VDMOS器件与其他三种栅介质SiCVDMOS器件FN隧穿电流比较图；图6是反向击穿时，本专利技术提供的复合栅SiC VDMOS器件与其他三种栅介质SiCVDMOS器件表面电场分布比较图。具体实施方式下面结合附图，详细描述本专利技术的技术方案：本专利技术的一种碳化硅VDMOS器件，如图3所示，包括漏极金属11、N+衬底10、N-漂移区9、P型基区、N+源区、P+欧姆接触区、栅介质、多晶硅栅2以及栅极金属1；所述N-漂移区9的上层一端具有第一P型基区8，其上层另一端具有第二P型基区81；所述第一P型基区8上层具有相互独立的第一N+源区6和第一P+欧姆接触区7；所述第二P型基区81上层具有相互独立的第二N+源区61和第二P+欧姆接触区71；所述第一N+源区6和第一P+欧姆接触区7上表面具有第一源极金属5；所述第二N+源区61和第二P+欧姆接触区71上表面具有第二源极金属51；所述多晶硅栅2位于栅介质上表面；所述栅极金属1位于多晶硅栅2上表面；所述栅介质结构由SiO2栅介质和高介电常数栅介质构成；所述SiO2栅介质由位于N-漂移区9上表面的第一SiO2栅介质4、位于第一P型基区8和部分第一N+源区6上表面的第二SiO2栅介质41、位于第二P型基区81和部分第二N+源区61上表面的第三SiO2栅介质42构成，其中，第一SiO2栅介质4的厚度大于第二SiO2栅介质41和第三SiO2栅介质42；所述第二SiO2栅介质41与多晶硅栅2之间具有第一高介电常数栅介质3，所述第三SiO2栅介质42与多晶硅栅2之间具有第二高介电常数栅介质3本文档来自技高网...

【技术保护点】
一种碳化硅VDMOS器件，包括漏极金属(11)、N+衬底(10)、N‑漂移区(9)、栅介质、多晶硅栅(2)以及栅极金属(1)；所述N‑漂移区(9)的上层一端具有第一P型基区(8)，其上层另一端具有第二P型基区(81)；所述第一P型基区(8)上层具有相互独立的第一N+源区(6)和第一P+欧姆接触区(7)；所述第二P型基区(81)上层具有相互独立的第二N+源区(61)和第二P+欧姆接触区(71)；所述第一N+源区(6)和第一P+欧姆接触区(7)上表面具有第一源极金属(5)；所述第二N+源区(61)和第二P+欧姆接触区(71)上表面具有第二源极金属(51)；所述多晶硅栅(2)位于栅介质上表面；所述栅极金属(1)位于多晶硅栅(2)上表面；其特征在于，所述栅介质结构由SiO2栅介质和高介电常数栅介质构成；所述SiO2栅介质由位于N‑漂移区(9)上表面的第一SiO2栅介质(4)、位于第一P型基区(8)和部分第一N+源区(6)上表面的第二SiO2栅介质(41)、位于第二P型基区(81)和部分第二N+源区(61)上表面的第三SiO2栅介质(42)构成，其中，第一SiO2栅介质(4)的厚度大于第二SiO2栅介质(41)和第三SiO2栅介质(42)；所述第二SiO2栅介质(41)与多晶硅栅(2)之间具有第一高介电常数栅介质(3)，所述第三SiO2栅介质(42)与多晶硅栅(2)之间具有第二高介电常数栅介质(31)。...

【技术特征摘要】
1.一种碳化硅VDMOS器件，包括漏极金属(11)、N+衬底(10)、N-漂移区(9)、栅
介质、多晶硅栅(2)以及栅极金属(1)；所述N-漂移区(9)的上层一端具有第一P型基
区(8)，其上层另一端具有第二P型基区(81)；所述第一P型基区(8)上层具有相互独
立的第一N+源区(6)和第一P+欧姆接触区(7)；所述第二P型基区(81)上层具有相互独
立的第二N+源区(61)和第二P+欧姆接触区(71)；所述第一N+源区(6)和第一P+欧姆接
触区(7)上表面具有第一源极金属(5)；所述第二N+源区(61)和第二P+欧姆接触区(71)
上表面具有第二源极金属(51)；所述多晶硅栅(2)位于栅介质上表面；所述栅极金属(1)
位于多晶硅栅(2)上表面；其特征在于，所述栅介质结构由SiO2栅介质和高介电常数栅介
质构成；所述SiO2栅介质由位于N-漂移区(9)上表...

【专利技术属性】
技术研发人员：邓小川，李妍月，陈茜茜，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51