一种小电容抗辐照VDMOS芯片的制造方法技术

一种小电容抗辐照VDMOS芯片的制造方法，反型区和漂移区的栅氧采用不同的工艺技术形成。器件反型区的栅氧采用高温氧化工艺形成，漂移区的栅氧采用沟槽回填技术形成，通过调节沟槽深度可以调节漂移区的栅氧厚度。从而使器件具备了两种栅氧厚度，反型区的栅氧薄，而漂移区的栅氧厚。反型区的薄栅氧可以降低总剂量辐照对器件性能参数的影响。同时，漂移区的厚栅氧可以减小栅氧中的电场强度，使器件不易发生栅介质击穿。此外，漂移区的厚栅氧增加了多晶硅与漏极之间的距离，有利于减小栅漏电容，改善器件的开关特性。本发明专利技术方法与传统VDMOS芯片的制造技术兼容，工艺步骤简单，可以用来制造高可靠、高效率的VDMOS芯片。

Method for manufacturing small capacitance radiation resistant VDMOS chip

The invention relates to a manufacturing method of a small capacitance radiation resistant VDMOS chip, wherein the gate oxygen in the inversion zone and the drift zone is formed by different process techniques. The gate oxygen in the inversion region is formed by the high temperature oxidation process. The gate oxygen in the drift zone is formed by trench backfill technology. The gate oxygen thickness of the drift region can be adjusted by adjusting the groove depth. Thus, the device has two gate oxygen thicknesses, the gate oxygen of the reverse zone is thin, and the gate oxygen thickness in the drift region. The thin gate oxygen in the inversion region can reduce the effect of the total dose radiation on the device performance parameters. At the same time, the thick gate oxygen in the drift region can reduce the electric field intensity in the gate oxygen, which makes the device not easy to appear the breakdown of the gate dielectric. In addition, the thick gate oxygen in the drift region increases the distance between the polysilicon and the drain, which helps to reduce the gate leakage capacitance and improve the switching characteristics of the device. The method of the invention is compatible with the manufacturing technique of the traditional VDMOS chip, and the processing step is simple, and can be used for manufacturing a VDMOS chip with high reliability and high efficiency.

【技术实现步骤摘要】
一种小电容抗辐照VDMOS芯片的制造方法
本专利技术涉及一种小电容抗辐照VDMOS芯片的制造方法，属于半导体器件制造领域。
技术介绍
功率VDMOS场效应晶体管是上世纪八十年代迅速发展起来的新型功率器件。由于它具有开关速度快、输入电阻高、频率特性好、驱动能力高、跨导线性度高等优点，广泛应用在各种电子设备中。VDMOS器件的电流垂直器件表面流动，它是由许多相同的单元器件并联组成。为了实现电力电子设备的高效率、高可靠性，器件必须要具有越来越快的开关速度、越来越高的可靠性。VDMOS器件中的栅漏电容会延长器件的开启时间，降低器件和/或系统的效率。多晶硅栅与漏极之间的覆盖区域产生的电容是整个栅漏电容的重要组成部分，因此栅介质厚度决定了栅漏电容的大小。为了减小栅漏电容，需要尽可能的增大器件栅介质的厚度。此外，工作在空间系统中的电子器件，还会受到空间中大量的带电粒子及宇宙射线的影响，引发总剂量效应(TID)及单粒子栅穿效应(SEGR)，使器件的参数及性能发生退化或失效。总剂量效应是器件在长时间辐照下，引起栅氧中积累正电荷，引起器件的阈值电压漂移、击穿电压降低等。减薄栅氧厚度，可以减少辐照时栅氧中积累的正电荷，降低辐照的影响。单粒子栅穿效应是由单个高能入射粒子引起，高能粒子入射到硅中，激发电子-空穴对，然后在栅氧下的半导体表面积累，在栅氧中形成电场，当电场强度超过SiO2介质的临界击穿电场时，就会引起栅介质击穿。提高器件的抗单粒子栅穿能力，需要器件具有较厚的栅氧，栅介质越厚，介质中电场强度越小，越不容易发生栅介质击穿效应。
技术实现思路
本专利技术的技术解决问题是：提供一种小电容抗辐照VDMOS芯片的制造方法，减小VDMOS器件的栅漏电容，同时提高VDMOS器件的抗辐照能力。本专利技术的技术解决方案是：一种小电容抗辐照VDMOS芯片的制造方法，包括以下步骤：步骤一：选取硅外延片，清洗处理后进行高温氧化，在硅片表面形成二氧化硅介质层，继续在硅片正面淀积一层氮化硅介质层，光刻形成沟槽刻蚀窗口，通过各向异性刻蚀的方法在硅片正面形成沟槽；步骤二：在步骤一形成的带有沟槽的硅片正面淀积绝缘介质进行沟槽回填，然后通过表面平坦化去除沟槽区以外的绝缘介质，形成漂移区绝缘介质槽；步骤三：对带有漂移区绝缘介质槽的硅片正面进行P阱区光刻，接着进行硼离子注入，高温推进形成P阱区；步骤四：对经过步骤三处理后的硅片正面进行源区光刻，然后注入高剂量砷离子，并进行高温退火将砷离子激活，形成重掺杂N+源区；步骤五：对经过步骤四处理后的硅片进行热氧化，在其表面形成一层二氧化硅栅氧化层；步骤六：对带有二氧化硅栅氧化层的硅片正面淀积一层多晶硅，然后进行三氯氧磷扩散，接着进行多晶硅栅光刻，最后通过干法刻蚀工艺形成多晶硅栅；步骤七：在步骤六得到的硅片正面淀积一层二氧化硅介质层，然后通过光刻、刻蚀形成接触孔；步骤八：进行正面金属化及背面金属化，完成小电容抗辐照VDMOS芯片制造。所述步骤一中硅外延片为N型硅单晶片，外延层厚度为10-50μm，电阻率为5-10Ω·cm，沟槽深度为所述步骤二中沟槽内的填充介质为SiO2或高k介质。所述步骤三中硼离子注入能量为80KeV-100MeV，注入剂量为5E13-3E14cm-2，推进温度为1100-1250℃，推进时间为100-1000分钟。所述步骤四中砷离子注入能量为50-150KeV，注入剂量为1E15-1E16cm-2，退火温度为500-1000℃。所述步骤五中二氧化硅栅氧化层的厚度为热氧化方法为1000℃干氧氧化，或者900℃干氧-湿氧-干氧氧化。所述步骤六中淀积的多晶硅厚度为三氯氧磷扩散后的电阻率为15-30Ω/□。所述步骤七中淀积的二氧化硅介质层厚度为所述步骤八中正面金属化方法为：正面淀积厚度为2.0-5.0μm的金属铝，然后光刻、腐蚀，形成源极金属电极(12)；背面金属化方法为：背面依次淀积金属钛、镍、银，淀积金属层总厚度为1.0～3.0μm，形成漏极金属电极(13)。本专利技术与现有技术相比，具有以下优点：(1)传统工艺制造的VDMOS器件，其栅氧化层为一层均匀的二氧化硅介质，栅漏电容大，抗单粒子栅穿能力有限，采用本专利技术方法制造的VDMOS器件，通过在漂移区挖槽的方式，增大了器件漂移区栅介质的厚度，有效降低了栅漏电容，同时减小了器件受到辐照时栅介质中的电场，提高了器件的抗单粒子栅穿能力。(2)采用本专利技术方法制造的VDMOS器件，可以同时实现沟道区较薄的栅介质和漂移区较厚的栅介质，从而同时实现抗总剂量性能和抗单粒子栅穿性能的优化。(3)本专利技术沟槽中可填充高k介质，能够进一步减小器件受到辐照时栅介质中的电场强度，提高器件可靠性。(4)本专利技术采用高阻硅单晶片制造，材料成本低，工艺简单，与传统VDMOS制造工艺兼容。附图说明图1为本专利技术VDMOS芯片的制造流程图；图2为硅片表面热氧化形成二氧化硅介质层剖面结构图；图3为刻蚀形成沟槽后的剖面结构图；图4为沟槽回填及表面平坦化后的剖面结构图；图5为形成P阱区后的剖面结构图；图6为形成源区后的剖面结构图；图7为形成栅氧后的剖面结构图；图8为形成多晶硅栅后的剖面结构图；图9为本专利技术VDMOS芯片的剖面结构图。其中附图中各标记意义如下：1为N+衬底，2为N-外延层，3为二氧化硅介质层，4为氮化硅介质层，5为刻蚀形成的沟槽，6为二氧化硅介质槽，7为P阱区，8为N+源区，9为二氧化硅栅氧化层，10为多晶硅栅，11为二氧化硅介质层，12为源极金属电极，13为漏极金属电极。具体实施方式本专利技术在传统VDMOS制造流程的基础上进行改进，给出一种小电容抗辐照VDMOS芯片的制造方法，具体流程如图1所示。该方法以硅单晶材料为基底材料，主要包括沟槽刻蚀、沟槽回填、P阱区注入及推进、源区注入及推进、栅氧化、多晶硅淀积及刻蚀、接触孔刻蚀、正面金属化及背面金属化等工序。器件的沟道区(反型区)和漂移区的栅氧分别采用不同的工艺技术形成，这样器件在反型区为薄栅氧，在漂移区为厚栅氧。采用本专利技术制造的VDMOS器件在改善抗单粒子栅穿能力的同时，具有优异的抗总剂量辐照能力，同时具有更小的栅漏电容。本专利技术具体原理为：本专利技术在制造过程中，反型区和漂移区的栅氧采用不同的工艺技术形成。器件反型区的栅氧采用高温氧化工艺形成，漂移区的栅氧采用沟槽回填技术形成，通过调节沟槽深度可以调节漂移区的栅氧厚度。这样就使器件具备了两种栅氧厚度，反型区的栅氧薄，而漂移区的栅氧厚。由于总剂量辐照时栅氧中积累的正电荷与栅氧厚度成正相关，因此反型区的薄栅氧可以使器件在总剂量辐照时，积累的正电荷比较少，有利于减小总剂量辐照引起的阈值电压退化，降低总剂量辐照对器件性能参数的影响。同时，漂移区的厚栅氧可以减小栅氧中的电场强度，使器件不易发生栅介质击穿。此外，漂移区的厚栅氧增加了多晶硅栅与漏极之间的距离，有利于减小栅漏电容，改善器件的开关特性。实施例：以200V抗辐照VDMOS制造为例详细说明本专利技术的制造过程，具体实施步骤如下：(1)沟槽刻蚀：选取<100>晶向、结构为N+N-的硅外延片，N-外延层电阻率为5Ω·cm，厚度为17μm。清洗处理后在硅片表面热氧化形成二氧化硅介质层3，如图2所示。然后在硅片正面淀积氮化硅介质层4。光刻形成沟槽刻蚀窗口本文档来自技高网...

【技术保护点】
一种小电容抗辐照VDMOS芯片的制造方法，其特征在于包括以下步骤：步骤一：选取硅外延片，清洗处理后进行高温氧化，在硅片表面形成二氧化硅介质层(3)，继续在硅片正面淀积一层氮化硅介质层(4)，光刻形成沟槽刻蚀窗口，通过各向异性刻蚀的方法在硅片正面形成沟槽(5)；步骤二：在步骤一形成的带有沟槽的硅片正面淀积绝缘介质进行沟槽回填，然后通过表面平坦化去除沟槽区以外的绝缘介质，形成漂移区绝缘介质槽(6)；步骤三：对带有漂移区绝缘介质槽(6)的硅片正面进行P阱区光刻，接着进行硼离子注入，高温推进形成P阱区(7)；步骤四：对经过步骤三处理后的硅片正面进行源区光刻，然后注入高剂量砷离子，并进行高温退火将砷离子激活，形成重掺杂N+源区(8)；步骤五：对经过步骤四处理后的硅片进行热氧化，在其表面形成一层二氧化硅栅氧化层(9)；步骤六：对带有二氧化硅栅氧化层(9)的硅片正面淀积一层多晶硅，然后进行三氯氧磷扩散，接着进行多晶硅栅光刻，最后通过干法刻蚀工艺形成多晶硅栅(10)；步骤七：在步骤六得到的硅片正面淀积一层二氧化硅介质层，然后通过光刻、刻蚀形成接触孔；步骤八：进行正面金属化及背面金属化，完成小电容抗辐照VDMOS芯片制造。...

【技术特征摘要】
1.一种小电容抗辐照VDMOS芯片的制造方法，其特征在于包括以下步骤：步骤一：选取硅外延片，清洗处理后进行高温氧化，在硅片表面形成二氧化硅介质层(3)，继续在硅片正面淀积一层氮化硅介质层(4)，光刻形成沟槽刻蚀窗口，通过各向异性刻蚀的方法在硅片正面形成沟槽(5)；步骤二：在步骤一形成的带有沟槽的硅片正面淀积绝缘介质进行沟槽回填，然后通过表面平坦化去除沟槽区以外的绝缘介质，形成漂移区绝缘介质槽(6)；步骤三：对带有漂移区绝缘介质槽(6)的硅片正面进行P阱区光刻，接着进行硼离子注入，高温推进形成P阱区(7)；步骤四：对经过步骤三处理后的硅片正面进行源区光刻，然后注入高剂量砷离子，并进行高温退火将砷离子激活，形成重掺杂N+源区(8)；步骤五：对经过步骤四处理后的硅片进行热氧化，在其表面形成一层二氧化硅栅氧化层(9)；步骤六：对带有二氧化硅栅氧化层(9)的硅片正面淀积一层多晶硅，然后进行三氯氧磷扩散，接着进行多晶硅栅光刻，最后通过干法刻蚀工艺形成多晶硅栅(10)；步骤七：在步骤六得到的硅片正面淀积一层二氧化硅介质层，然后通过光刻、刻蚀形成接触孔；步骤八：进行正面金属化及背面金属化，完成小电容抗辐照VDMOS芯片制造。2.根据权利要求1所述的一种小电容抗辐照VDMOS芯片的制造方法，其特征在于：所述步骤一中硅外延片为N型硅单晶片，外延层厚度为10-50μm，电阻率为5-10Ω·cm，沟槽(5)深度为3.根据权利要求1所述的一种小电容抗辐照VDMO...

【专利技术属性】
技术研发人员：张文敏，王传敏，殷丽，赵昕，王成杰，吴立成，
申请(专利权)人：北京时代民芯科技有限公司，北京微电子技术研究所，
类型：发明
国别省市：北京,11