一种降低FinFET寄生电阻的方法技术

一种降低FinFET寄生电阻的器件结构及其制备方法，该方法包括：制备常规FinFET器件结构，包括制备FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构和定义FinFET器件的源漏区域的分步骤；其中，常规FinFET器件结构包括由金属栅电极和栅介质层组成的栅叠结构分别从侧面和表面包裹FinFET硅鳍结构，形成MOSFET的三维沟道；在源漏区域制备催化剂层；生长碳纳米管，形成条形接触孔层M0；其中，条形接触孔层M0的下端覆盖并连接FinFET器件的源漏区域；碳纳米管包括单壁和多壁碳纳米管材料；实现FinFET器件的源漏引出及后道工艺制备，即使条形接触孔层M0的上端与金属层M1相连。

Method for reducing parasitic resistance of FinFET

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域的半导体产品制作工艺，尤其涉及一种降低鳍式场效应晶体管(FinField-EffectTransistor，简称FinFET)寄生电阻的方法。
技术介绍
随着半导体工艺技术节点的不断缩小，传统的平面金属-氧化物半导体场效应晶体管(Metal-Oxide-SemiconductorField-EffectTransistor，简称MOSFET)遇到了越来越多的技术挑战。FinFET作为一种新型的三维器件结构，可以极大地提升MOSFET的器件特性，这些器件特性可以包括抑制短沟效应(SCE)、减小器件漏电、提高驱动电流以及提升亚阈值特性等等。目前，国际上领先的半导体代工厂都已经在16/14nm工艺节点中量产了FinFET技术。请参阅图1，图1所示为现有技术中FinFET器件结构的典型示意图；其中，由金属栅电极和栅介质层组成的栅叠结构(GateStack)分别从侧面和表面包裹硅鳍结构(SiFin)，形成MOSFET的三维沟道，由于SiFin的宽度很小，源漏电极通常通过条形接触孔层M0进行引出，并进一步通过接触孔层V0连接金属层M1，进而完成传统的后道互连相关工艺。从图1可以看出，虽然FinFET技术为MOS器件尺寸的进一步缩小提供了便利，但其三维器件结构所引起的寄生电阻和寄生电容相比平面MOS器件也更为严重，尤其是随着FinFET器件尺寸进一步缩小至7nm工艺代，FinFET器件的寄生电阻和寄生电容将会成为影响FinFET器件性能的决定性因素，这将给FinFET器件性能的进一步提升带来巨大挑战。请参阅图2，图2所示为FinFET器件典型的寄生电阻示意图。如图所示，寄生电阻主要包括源漏区域的寄生电阻R_SD、源漏与沟道之间SiFin扩展区域的电阻R_extension以及源漏区域通过源漏金属层M0引出时接触电阻R_contact。请参阅图3，图3所示为各工艺节点的FinFET器件寄生电阻的仿真结果示意图。如图所示，随着FinFET器件尺寸的不断缩小，寄生电阻R_SD和寄生(Parasitic)电阻R_extension变化不大，但是，接触电阻R_contact则显著增加。因此，降低条形接触孔层M0引出时的接触电阻R_contact已成为改善FinFET寄生电阻、提升器件性能的主要努力方向，也是FinFET技术路线进一步按比例缩小亟需解决的关键难题。在目前主流的FinFET技术中，对条形接触孔层M0通常采用金属钨来进行填充，本领域技术人员正在尝试通过各种途径降低条形接触孔层M0与源漏区域的接触电阻R_contact，以便应用于更先进的FinFET工艺中。例如，这些技术主要包括利用界面工程调控金属-半导体接触的肖特基势垒、对源漏区域进行硅化物处理、以及采用更低电阻率的金属进行条形接触孔层M0的填充等。
技术实现思路
针对现有技术存在的不足，本专利技术也提出了一种降低FinFET寄生电阻的方法，该方法通过采用碳纳米管(CNT)作为导电材料制备FinFET器件的条形接触孔M0，即利用碳纳米管优异的导电特性实现降低FinFET器件寄生电阻的目的。为实现上述目的，本专利技术的技术方案如下：一种降低FinFET寄生电阻的器件结构，其包括：FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构、用于源漏引出的条形接触孔层M0以及用于后道互连工艺的金属层M1；其中，所述栅叠结构分别从两个侧面和表面包裹所述FinFET硅鳍结构，形成FinFET器件的三维沟道，所述条形接触孔层M0的下端覆盖并连接FinFET器件的源漏区域，上端与所述金属层M1相连，以实现FinFET器件的源漏引出；所述条形接触孔层M0采用单壁或多壁碳纳米管材料。优选地，所述FinFET硅鳍结构通过浅沟槽隔离介质STI进行隔离，所述栅叠结构由金属栅电极和高k栅介质组成，所述金属层M1为铜互连导线。为实现上述目的，本专利技术还提供一种技术方案如下：一种采用上述降低FinFET寄生电阻的器件结构的制备方法，其包括：步骤S1：制备常规FinFET器件结构，包括制备FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构和定义FinFET器件的源漏区域的分步骤；其中，所述常规FinFET器件结构包括由金属栅电极和栅介质层组成的栅叠结构分别从侧面和表面包裹FinFET硅鳍结构，形成MOSFET的三维沟道；步骤S2：在所述源漏区域制备催化剂层；步骤S3：生长碳纳米管，形成条形接触孔层M0；其中，所述条形接触孔层M0的下端覆盖并连接所述FinFET器件的源漏区域；所述碳纳米管包括单壁和多壁碳纳米管材料；步骤S4：实现FinFET器件的源漏引出及后道工艺制备，即使所述条形接触孔层M0的上端与所述金属层M1相连。优选地，所述制备常规FinFET器件结构方法包含一系列光刻、刻蚀、氧化、淀积和/或外延工艺步骤的组合。优选地，所述步骤S2具体包括如下步骤：步骤S21：通过光刻和刻蚀工艺定义出所述条形接触孔层M0；步骤S22：利用原子层淀积技术在所述条形接触孔层M0中和表面淀积催化剂层；步骤S23：通过退火工艺使所述催化剂层颗粒化。优选地，所述催化剂材料为铁Fe、钴Co或镍Ni。优选地，所述生长碳纳米管的方法为化学气相淀积法。优选地，所述步骤S4中实现FinFET器件的源漏引出及后道工艺制备金属引出采用传统CMOS后道互连制备工艺。从上述技术方案可以看出，本专利技术所提出的降低FinFET寄生电阻的器件结构，其采用碳纳米管作为导电材料填充FinFET条形接触孔层M0的，可以得到如下有益效果：①、由于碳纳米管具有优良的导电特性，能够承载的电流密度比目前主流的铜导线仍可高出2-3个数量级，是理想的金属互连材料。因此，本专利技术可大大降低FinFET器件的寄生电阻。②、由于碳纳米管作为金属互连材料已经可以在传统的CMOS后道互连工艺中予以实现。因此，本专利技术所提出的降低FinFET寄生电阻的制备方法不仅易于实施，且与传统的CMOS工艺保持较好的工艺兼容性，具有非常重要的应用价值。附图说明图1所示为现有技术中FinFET器件结构的典型示意图图2所示为FinFET器件典型的寄生电阻示意图图3所示为各工艺节点的FinFET器件寄生电阻的仿真结果示意图图4所示为本专利技术一实施例中的所提出的降低FinFET寄生电阻的器件结构的示意图；图5为本专利技术所提出的降低FinFET寄生电阻的器件制备方法流程示意图图6为本专利技术一实施例中采用的降低FinFET寄生电阻的器件制备方法完成步骤S1后的产品剖面示意图图7为本专利技术一实施例中采用的降低FinFET寄生电阻的器件制备方法完成步骤S2后的产品剖面示意图图8为本专利技术一实施例中采用的降低FinFET寄生电阻的器件制备方法完成步骤S3后的产品剖面示意图图9为本专利技术一实施例中采用的降低FinFET寄生电阻的器件制备方法完成步骤S4后的产品剖面示意图具体实施方式下面结合附图对本专利技术的具体实施方式进行详细的说明。应理解的是本专利技术能够在不同的示例上具有各种的变化，其皆不脱离本专利技术的范围，且其中的说明及图示在本质上当做说明之用，而非用以限制本专利技术。请参阅图4，图4所示为本专利技术一实施例中的所提出的降低FinFET寄生电阻的器件结构的示意图。如图所示，在本专利技术的实施例中，该本文档来自技高网...

【技术保护点】
一种降低FinFET寄生电阻的器件结构，其特征在于，包括：FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构、用于源漏引出的条形接触孔层M0以及用于后道互连工艺的金属层M1；其中，所述栅叠结构分别从两个侧面和表面包裹所述FinFET硅鳍结构，形成FinFET器件的三维沟道，所述条形接触孔层M0的下端覆盖并连接FinFET器件的源漏区域，上端与所述金属层M1相连，以实现FinFET器件的源漏引出；所述条形接触孔层M0采用单壁或多壁碳纳米管材料。

【技术特征摘要】
1.一种降低FinFET寄生电阻的器件结构，其特征在于，包括：FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构、用于源漏引出的条形接触孔层M0以及用于后道互连工艺的金属层M1；其中，所述栅叠结构分别从两个侧面和表面包裹所述FinFET硅鳍结构，形成FinFET器件的三维沟道，所述条形接触孔层M0的下端覆盖并连接FinFET器件的源漏区域，上端与所述金属层M1相连，以实现FinFET器件的源漏引出；所述条形接触孔层M0采用单壁或多壁碳纳米管材料。2.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述FinFET硅鳍结构通过浅沟槽隔离介质STI进行隔离。3.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述栅叠结构由金属栅电极和高k栅介质组成。4.根据权利要求1所述的降低FinFET寄生电阻的器件结构，其特征在于，所述金属层M1为铜互连导线。5.一种采用权利要求1所述降低FinFET寄生电阻的器件结构的制备方法，其特征在于，包括步骤S1：制备常规FinFET器件结构，包括制备FinFET硅鳍结构、由栅电极和栅介质层组成的栅叠结构和定义FinFET器件的源漏区域的分步骤；其中，所述常规FinFET器件结构包括由金属栅电极和栅介质层组成的栅...

【专利技术属性】
技术研发人员：郭奥，刘林林，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海;31