减少寄生电阻和电容的场效应晶体管制造技术

介绍了一种场效应晶体管及其形成方法，其中场效应晶体管引入与原有的浅结区自对准的Ｔ形栅和源和漏接触。本发明专利技术提供一种低阻栅电极和自对准的低阻源／漏接触，适于亚微米ＦＥＴ器件，并可以缩小到更小器件尺寸。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体，特别涉及具有亚微米栅长度的T形栅的自对准金属氧化物半导体(MOS)场效应晶体管(FET)。金属氧化物半导体(MOS)场效应晶体管(FET)的技术要求将栅长度缩小到0.25m以下。形成栅的标准工艺是淀积多晶硅层，腐蚀该层限定出需要的栅长度，以及使用多晶硅做掩膜进行源/漏浅注入步骤。浅注入步骤之后形成氮化物侧壁间隔层，在源/漏区内注入深欧姆区，然后形成栅和源/漏注入的金属硅化物。由此随着栅长度减少，栅的电阻增加，是由于栅金属硅化物具有与下面的多晶硅栅相同的栅长度。由于RC时间延迟，栅电阻降低了器件的速度。此外，通过在氧化层中开出窗口并构图金属，可以形成比多晶硅栅更长的的金属栅。该工艺生产出了迄今为止最快的硅器件，但要求对初始的多晶硅栅进行进行高度严格的再对准，如果不成功，将导致栅与欧姆源/漏接触短路。因此，以上工艺不适合半导体的制造。随着MOSFET中栅长度减少，欧姆源/漏接触必须在深度上密封，以保持栅长度与结深度的高宽比大于1。对浅结的该要求设置了硅量的上限，以确保形成低电阻率的金属硅化物接触。与较薄的硅化物源/漏接触相关的较高电阻会进一步降低FET的速度性能。根据本专利技术，介绍一种制造场效应晶体管的结构和工艺步骤，能够容易地将长度和宽度缩小到亚微米尺寸。该工艺依靠形成与原有结区自对准的升高的源/漏接触，然后形成栅介质和T形的自对准的金属或金属/多晶硅栅，以便减少寄生栅电阻。本专利技术提供一种形成栅叠层的工艺，可以形成T形金属栅而没有严格的对准步骤，使栅电阻显著下降。本专利技术还提供一种新工艺，能够形成T形栅，与现有的浅源/漏接触自对准，不需要任何严格的对准，例如对于0.05到0.2m范围内的栅长度，本专利技术可以获得约0.2m的对准精度。本专利技术还提供一种新的替代工艺，其中栅由金属或金属/多晶硅的复合层形成，不需要任何硅化处理，产生极低的栅接触电阻。本专利技术还提供一种工艺，其中在栅介质和栅导体之前淀积与原有浅结自对准的高电导率的源/漏接触。原有浅结区优选通过离子注入之后退火激活、通过原位掺杂的半导体的空间选择性外延生长、或通过如气体浸没激光掺杂(GILD)的工艺形成，在GILD工艺中在含掺杂剂原子的气体存在的条件下由高强度的激光照射结区。本专利技术还提供几个密封升高的源/漏接触使它们与栅电隔离的方法。当结合附图阅读下面本专利技术的详细说明书时，本专利技术的这些和其他特点、目的和优点将变得很显然，其中附图说明图1为示出形成图5实施例的早期步骤的剖面图。图2为腐蚀步骤后图1结构的剖面图。图3为沿图2的线30-30的俯视图。图4A-4H为形成图5所示实施例的其它步骤的剖面图。图5为本专利技术的一个实施例的剖面图。图6A-6D为由图2的结构制备图4A的浅结区域的两个方法的剖面图；这些方法包括离子注入之后激活或气体浸没激光掺杂。图7A-7B为由图2的结构制备图4A的浅结区域的另一方法的剖面图；该方法包括空间选择性外延生长原位掺杂的半导体。图BA-8C为示出制备图4A的浅结区域的另一方法的剖面图；该方法包括覆盖(blanket)外延生长的原位掺杂的半导体，之后从沟道上的区域选择性除去。图9A-9E为示出形成自对准、绝缘密封升高的源/漏接触的本专利技术的优选方法的示意图。现在参考附图详细地介绍提供了一种形成具有亚微米栅长度并为T形的自对准MOSFET方法的本专利技术，其中图中类似和相应的元件使用了类似的参考数字。参考附图，图1示出了衬底2上的牺牲层1和可选的抛光终止层3的剖面图。所述可选的抛光终止层3可以用一种或多种适于防止GILD处理期间激光照射造成的损伤的材料代替或补充。衬底2可以为单晶半导体材料，适于形成MOSFET的沟道。衬底2可以为例如硅、硅锗、锗、砷化镓、砷化铟镓、磷化铟、或铟镓砷磷。牺牲层1为可以相对于衬底2选择性腐蚀的材料，可选抛光终止层3为在化学机械腐蚀期间可以用做抛光终止的材料。牺牲层1可以为例如低温淀积的氧化物，例如使用四乙氧基硅烷(TEOS)作为初始物通过化学汽相淀积(CVD)淀积的SiO2，但不仅限于此。可选抛光终止层3的例子包括TiN、Si3N4或多晶硅，但不限这些。图2示出了牺牲层1和可选抛光终止层3已构图在沟道区28上留下牺牲的栅形结构26和未来的源/漏区22和24中的开口区域之后图1的结构。牺牲的栅形结构26的横向尺寸通常等于最小光刻尺寸。图3示出了该结构的示意性俯视图，线30-30对应于图2中剖面部分所示的区域。图4A-4F为形成图5所示实施例的继续步骤的剖面图。图4A示出了形成浅结区域4之后图2的结构，图4B示出了形成可选介质侧壁间隔层5之后图4A的结构。介质侧壁间隔层5可以通过例如各向异性地腐蚀保形淀积的侧壁间隔层材料的薄层(20-50nm)形成。图4C示出了淀积导电的源/漏接触合金层6和可选的介质帽盖层7之后图4B的结构。源/漏接触合金层6可以是例如单独的Co、Ni、Pd、Pt、Rh、Ta、Ti、W、导电金属硅化物、重掺杂的多晶硅、或重掺杂的多晶硅锗，或它们的组合，可以通过例如化学汽相淀积(CVD)、溅射、或蒸发淀积。可选的介质帽盖层7和介质侧壁间隔层5密封了源/漏接触合金层。可选的介质帽盖层7和介质侧壁间隔层5的材料可以相同或不同。优选材料包括如SiO2、或Si3N4的淀积介质，和介质金属氧化物或金属6的氮化物。图4D示出了除去了包括牺牲层1和可选帽盖3的牺牲栅形结构后图4C的结构。牺牲层1优选通过湿腐蚀除去以避免反应离子腐蚀(RIE)对沟道区28的损伤。对于可选的介质侧壁间隔层5的材料为金属6的氧化物或氮化物的情况，可选的介质侧壁间隔层优选在除去牺牲栅形结构后形成。如下面将介绍的，形成热栅氧化物后这种侧壁间隔层可以通过阳极氧化工艺、或通过氧化形成。然后，在沟通区28上的衬底2上形成栅介质8。在图4E中，栅介质8也形成在侧壁间隔层5和绝缘覆盖层帽盖7上。栅介质8的厚度在约2到约10nm的范围内。当不存在可选的介质侧壁间隔层5时，栅介质8可以形成在衬底2上的沟道区28上、源/漏接触合金层6的暴露的侧壁上、和介质帽盖层7上，如图4F所示。空间选择氧化或氮化步骤也可以用于形成栅介质10，如图4G所示。例如，如果源/漏合金层6密封在如氮化硅等的保护性防氧渗透介质中，那么使用热氧化可以形成沟道区28上的薄氧化物。此外，包括合金层的氧化物6的介质侧壁间隔层可以用形成栅介质使用的相同氧化步骤形成。参考图4H，可以为例如Al、W、带或不带适当的扩散阻挡层和带或不带下面的多晶硅的栅材料11形成在栅介质8上，并光刻构图限定出T形栅12。T形栅12在可选的介质帽盖层7、栅介质8和源/漏接触合金层6上延伸。在光刻构图的工艺中使用负性光刻胶。可以为例如二氧化硅或流动氧化物等的绝缘材料14可以形成在暴露的栅氧化物8和T形栅12上。穿过材料14可以钻出孔或开口16，并用导电性材料18填充，以提供用于电路互连的接触，如图5所示。材料18可以为例如钨、铜、铬等。图6A-6C为由图2的结构制备图4A的浅结区域的优选的离子注入法的剖面图。施加如SiO2、氮化硅或氮化钛等的屏蔽材料的薄层32覆盖计划的源/漏结区22和24，如图6A所示。屏蔽层32的厚度在约10到约90nm的范围内，优选约50nm。用适当的本文档来自技高网...

【技术保护点】
一种形成场效应晶体管的方法，包括以下步骤：在半导体衬底的至少一个表面上形成至少一个牺牲层，构图所述至少一个牺牲层，形成由暴露的衬底区环绕的牺牲栅形结构，在所述牺牲栅形结构的相对侧上的所述暴露的衬底区内形成掺杂的半导体结构，在所述结区上形成源和漏接触金属化层，所述接触金属化层的厚度小于所述栅形结构的厚度，在所述源和漏接触金属化区上选择性地形成介质帽盖层，其中所述介质帽盖层的上表面接近所述牺牲栅形结构的上表面，除去所述牺牲栅形结构露出所述衬底下面的区域和所述源和漏接触金属化层的侧壁，淀积栅介质以覆盖所述露出的衬底区域和所述源和漏接触金属化层的侧壁和上部，在所述栅介质的所有表面上形成导电层，所述导电层也基本上填充了原先由牺牲栅形结构占据的体积，以及构图所述导电层限定栅介质。

【技术特征摘要】
US 1997-12-11 9890421．一种形成场效应晶体管的方法，包括以下步骤在半导体衬底的至少一个表面上形成至少一个牺牲层，构图所述至少一个牺牲层，形成由暴露的衬底区环绕的牺牲栅形结构，在所述牺牲栅形结构的相对侧上的所述暴露的衬底区内形成掺杂的半导体结区，在所述结区上形成源和漏接触金属化层，所述接触金属化层的厚度小于所述栅形结构的厚度，在所述源和漏接触金属化区上选择性地形成介质帽盖层，其中所述介质帽盖层的上表面接近所述牺牲栅形结构的上表面，除去所述牺牲栅形结构露出所述衬底下面的区域和所述源和漏接触金属化层的侧壁，淀积栅介质以覆盖所述露出的衬底区域和所述源和漏接触金属化层的侧壁和上部，在所述栅介质的所有表面上形成导电层，所述导电层也基本上填充了原先由牺牲栅形结构占据的体积，以及构图所述导电层限定栅介质。2．根据权利要求1的方法，特征在于所述半导体材料为选自由GaAs、InGaAs、InP、Si、InGaAsP和SiGe组成的组中的单晶材料。3．根据权利要求1的方法，特征在于所述形成至少一个牺牲层的步骤包括从SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流动氧化物和Si3N4组成的组中选择一下层材料，从SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流动氧化物、和Si3N4、TiN和硅组成的组中选择一上层材料的步骤。4．根据权利要求1的方法，特征在于所述形成源和漏接触金属化层的步骤包括从Co、Ni、Pd、Pt、Rh、Ta、Ti、W、这些金属的导电硅化物、重掺杂的多晶硅、或重掺杂的多晶硅锗组成的组中选择至少一个接触金属化材料的步骤。5．根据权利要求1的方法，特征在于在所述源和漏接触金属化层形成介质帽盖层的所述步骤包括从平面化介质、介质氧化物和介质氮化物组成的组中选择介质材料的步骤。6．根据权利要求5的方法，特征在于所述介质帽盖层包括选自SiO2、四乙氧基硅烷(TEOS)的衍生氧化物、可流动氧化物和Si3N4组成的组中的平面化介质。7．根据权利要求5的方法，特征在于所述介质帽盖层包括选自TiO2、Ta2O5和WO3组成的组中的介质氧化物。8．根据权利要求1的方法，特征在于所述形成掺杂的半导体结的步骤包括离子注入和激活退火。9．根据权利要求1的方法，特征在于所述形成掺杂的半导体结的步骤包括气体浸没激光掺杂。10．根据权利要求1的方法，特征在于所述形成掺杂的半导体结的步骤包括在未由所述牺牲栅覆盖的所述暴露的衬底区上选择性外延生长掺杂的半导体结。11．根据权利要求1的方法，特征在于在所述结区上形成源和漏接触金属化层的步骤包括覆盖(blanket)淀积所述接触金属化材料并平面化的步骤。12．根据权利要求11的方法，特征在于通过化学机械抛光进行所述平面化。13．根据权利要求11的方法，还包括通过选择性腐蚀将源和漏接触金属化层的上表面开槽到低于牺牲栅形结构上表面下的水平的步骤。14．根据权利要求1的方法，特征在于在所述结区上形成源和漏接触金属化层的所述步骤包括在所述结区上选择生长所述接触金属化材料的步骤。15．根据权利要求1的方法，特征在于所述形成所述介质帽盖层的步骤包括覆盖淀积并平面化所述介质帽盖材料的步骤。16．根据权利要求1的方法，特征在于所述形成所述介质帽盖层的步骤包括通过选自氧化和氮化组成的组中的工艺在接触金属化层上表面...

【专利技术属性】
技术研发人员：KE伊斯梅尔，SA里斯顿，KL森格尔，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[]