半导体器件及其制造方法技术

本发明专利技术提供了一种半导体器件，该半导体器件包括衬底、栅极结构、介电层、蚀刻停止层和粘合层。栅极结构形成在衬底上方。介电层形成在栅极结构旁边。粘合层覆盖栅极结构的顶面且延伸至介电层的第一顶面。蚀刻停止层在粘合层上方且与介电层的第二顶面接触。本发明专利技术实施例涉及半导体器件及其制造方法。

Semiconductor device and manufacturing method thereof

The present invention provides a semiconductor device including a substrate, a gate structure, a dielectric layer, an etch stop layer, and an adhesive layer. The gate structure is formed over the substrate. The dielectric layer is formed near the gate structure. The adhesive layer covers the top surface of the gate structure and extends to the first top surface of the dielectric layer. The etch stop layer is above the adhesive layer and contacts the second top surface of the dielectric layer. Embodiments of the present invention relate to semiconductor devices and methods of making the same.

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术实施例涉及半导体器件及其制造方法。
技术介绍
半导体集成电路(IC)产业经历了快速增长。在该发展的过程中，器件的功能密度由器件部件尺寸通常已经增加。这种按比例缩小工艺通常通过提高生产效率、降低成本和/或改善性能来提供益处。这种按比例缩小工艺也增加了处理和制造IC的复杂度，并且为了要实现这些进步，需要在IC制造方面中的相似的发展。随着技术节点缩小，在一些IC设计中，用金属栅电极来替换多晶硅栅电极，以提高具有减小的特征尺寸的器件性能。然而，对于金属栅电极的技术，仍然具有相当多的挑战要应对。
技术实现思路
根据本专利技术的一个实施例，提供了一种半导体器件，包括：栅极结构，位于衬底上方；介电层，位于所述栅极结构旁边；粘合层，位于所述栅极结构的顶面上方并且延伸至所述介电层的第一顶面；以及蚀刻停止层，位于所述粘合层上方并且与所述介电层的第二顶面接触。根据本专利技术的另一实施例，还提供了一种半导体器件，包括：栅极结构，位于衬底上方；介电层，位于所述栅极结构旁边；蚀刻停止层，位于所述栅极结构和所述介电层上方；以及粘合层，位于所述栅极结构和所述蚀刻停止层之间，其中，所述粘合层包括：位于所述栅极结构上方的主要部分；以及与所述主要部分连接且填充至所述介电层的凹槽内的延伸部分。根据本专利技术的又一实施例，还提供了一种半导体器件的制造方法，包括：在衬底上方形成栅极结构；在所述栅极结构旁边形成介电层；在所述介电层中和所述栅极结构中形成凹槽；在所述凹槽中形成粘合层，其中，所述粘合层覆盖所述栅极结构的顶面和所述介电层的第一顶面；以及在所述粘合层上方和所述介电层的第二顶面上方形成蚀刻停止层。附图说明图1是根据本专利技术的一些实施例示出的半导体器件的制造方法的流程图。图2A至图2G是根据本专利技术的第一实施例示出的半导体器件的制造方法的示意性截面图。图3是根据本专利技术的第二实施例的半导体器件的截面图。图4是根据本专利技术的第三实施例的半导体器件的截面图。图5是根据本专利技术的第四实施例的半导体器件的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成为直接接触的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以便于描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而在此使用的空间相对描述符可以同样地作相应的解释。图1是根据本专利技术的一些实施例示出的半导体器件的制造方法的流程图。图2A至图2G是根据本专利技术的第一实施例示出的半导体器件的制造方法的示意性截面图。同时参照图1和图2A，在步骤S001中，提供衬底100。在一些实施例中，衬底100是由硅或其他半导体材料制成的。可选地或附加地，衬底100包括其它元素半导体材料，诸如锗、砷化镓或其它合适的半导体材料。在一些实施例中，衬底100可以进一步包括其它部件，诸如各种掺杂区、掩埋层和/或外延层。此外，在一些实施例中，衬底100由诸如硅锗、碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成。此外，衬底100可为绝缘体上半导体，诸如绝缘体上硅(SOI)或蓝宝石上硅。然后，在衬底100上方形成栅极结构102。在一些实施例中，栅极结构102包括从底至顶按顺序排列的栅极介电层106和栅电极108'。在可选实施例中，栅极结构102还可以包括衬底100和栅电极108'之间的界面层(IL)104。换言之，在IL104和栅电极108'之间形成栅极介电层106。在一些实施例中，IL104包括介电材料，诸如氧化硅层或氮氧化硅层。通过热氧化工艺、化学汽相沉积(CVD)工艺或原子层沉积(ALD)工艺形成IL104。在一些实施例中，栅极介电层106包括氧化硅、氮化硅、氮氧化硅、高k介电材料或它们的组合。高k介电材料通常是具有大于4的介电常数的介电材料。高k介电材料包括金属氧化物。在一些实施例中，用作高k介电材料的金属氧化物的实例包括Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu的氧化物和/或它们的组合。通过热氧化工艺、CVD工艺或ALD工艺来形成栅极介电层106。在一些实施例中，栅电极108'是伪栅极。例如，伪栅极包括由CVD工艺形成的多晶硅层。在可选实施例中，栅电极108'是金属栅极，且栅电极108'包括阻挡件、功函层、晶种层、粘合层、阻挡层或它们的组合。在一些实施例中，栅电极108'包括合适的金属，诸如用于PMOS器件的TiN、WN、TaN或Ru。在一些可选实施例中，栅电极108包括合适的金属，诸如用于NMOS器件的Ti、Ag、Al、TiAl、TiAlN、TaC、TaCN、TaSiN、Mn或Zr。此外，栅极结构102还包括在栅极结构102的侧壁上方形成的间隔件112。在一些实施例中，间隔件112由氧化硅、氮化硅、氮氧化硅、碳化硅、氟掺杂的硅酸盐玻璃(FSG)、低k介电材料或它们的组合形成。间隔件112具有包括一个或多个衬垫层的多层结构。衬垫层包括诸如氧化硅、氮化硅和/或其他合适的材料的介电材料。可以通过沉积合适的介电材料和各向异性蚀刻掉介电材料来实现间隔件112的形成。参照图2A，在衬底100中形成源极和漏极(S/D)区110以提供低电阻接触。通过硼或磷的离子注入取得掺杂区。可选地，在一些其它实施例中，通过蚀刻或其它合适的工艺去除衬底100的部分且通过外延生长在中空区域中形成掺杂剂。具体地，外延层包括SiGe、SiC或其它合适的材料。应该理解，可以通过CMOS技术处理形成半导体器件，并且因此在此不详细地描述一些工艺。在一些实施例中，硅化物区(未示出)可以通过自对准硅化(硅化)工艺在S/D区110上可选择地形成。硅化物区包括硅化钛、硅化钴、硅化镍、硅化铂、硅化铒和硅化钯。在一些实施例中，如果衬底100包括Ge，锗化物区可以通过自对准锗化物工艺可选地形成在S/D区110上。在一些实施例中，锗化物区包括NiGe、PtGe、TiGe2、CoGe2或PdGe。参照图2A,蚀刻停止层114'形成在栅极结构102和衬底100上方。在一些实施例中，共形地形成蚀刻停止层114'以覆盖栅极结构102和S/D区110的侧壁和顶面。在一些实施例中，蚀刻停止层114'是接触蚀刻停止层(CESL)。例如，蚀刻停止层114'包括氮化硅或碳掺杂的氮化硅。在一些实施例中，使用CVD、HDPCVD、SACVD、分子层沉积(MLD)或其它合适的方法沉积蚀刻停止层114'。在一些实施例中，在形成蚀刻停止层114之前本文档来自技高网...

【技术保护点】
一种半导体器件，包括：栅极结构，位于衬底上方；介电层，位于所述栅极结构旁边；粘合层，位于所述栅极结构的顶面上方并且延伸至所述介电层的第一顶面；以及蚀刻停止层，位于所述粘合层上方并且与所述介电层的第二顶面接触。

【技术特征摘要】
2015.12.15 US 14/968,9131.一种半导体器件，包括：栅极结构，位于衬底上方；介电层，...

【专利技术属性】
技术研发人员：叶启瑞，詹文炘，郭康民，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71