半导体器件结构及其形成方法技术

本发明专利技术的实施例提供了一种半导体器件结构。半导体器件结构包括具有第一源极区域、第二源极区域、第一漏极区域、和第二漏极区域的衬底。半导体器件结构包括位于衬底上方并且介于第一源极区域和第一漏极区域之间的第一栅极结构。半导体器件结构包括位于衬底上方并且介于第二源极区域和第二漏极区域之间的第二栅极结构。第一栅极结构的第一厚度大于第二栅极结构的第二厚度。第一栅极结构的第一栅极宽度小于第二栅极结构的第二栅极宽度。本发明专利技术的实施例还提供了半导体器件结构的形成方法。

Semiconductor device structure and method of forming the same

Embodiments of the present invention provide a semiconductor device structure. The semiconductor device structure includes a substrate having a first source region, a second source region, a first drain region, and a second drain region. The semiconductor device structure includes a first gate structure located above the substrate and between the first source region and the first drain region. The semiconductor device structure includes a second gate structure located above the substrate and between the second source region and the second drain region. The first thickness of the first gate structure is greater than the second thickness of the second gate structure. The first gate width of the first gate structure is less than the second gate width of the second gate structure. Embodiments of the present invention also provide a method for forming a semiconductor device structure.

【技术实现步骤摘要】
半导体器件结构及其形成方法
本专利技术的实施例涉及半导体领域，更具体地涉及半导体器件结构及其形成方法。
技术介绍
在诸如个人电脑、手机、数码相机、和其它电子设备的各种电子应用中使用半导体器件。半导体器件通常通过在半导体衬底上方依次沉积绝缘层或介电层、导电层、和半导体层、并且使用光刻图案化各种材料层以形成电路组件和元件制造。提高半导体器件性能的重要驱动因素之一是电路的更高水平的集成。这是通过小型化或缩小给定的芯片上的器件尺寸实现的。容差在能够缩小芯片的尺寸方面起着重要的作用。然而，尽管形成半导体器件的现有的制造工艺一般都足够用于其预期目的，但是随着器件不断按比例缩小，它们没有在所有方面都完全令人满意。
技术实现思路
本专利技术的实施例提供一种半导体器件结构，包括：衬底，所述衬底具有第一源极区域、第二源极区域、第一漏极区域和第二漏极区；第一栅极结构，所述第一栅极结构位于所述衬底上方并且介于所述第一源极区域和所述第一漏极区域之间；以及第二栅极结构，所述第二栅极结构位于所述衬底上方并且介于所述第二源极区域和所述第二漏极区域之间，其中，所述第一栅极结构的第一厚度大于所述第二栅极结构的第二厚度，并且本文档来自技高网...

【技术保护点】
一种半导体器件结构，包括：衬底，所述衬底具有第一源极区域、第二源极区域、第一漏极区域和第二漏极区；第一栅极结构，所述第一栅极结构位于所述衬底上方并且介于所述第一源极区域和所述第一漏极区域之间；以及第二栅极结构，所述第二栅极结构位于所述衬底上方并且介于所述第二源极区域和所述第二漏极区域之间，其中，所述第一栅极结构的第一厚度大于所述第二栅极结构的第二厚度，并且所述第一栅极结构的第一栅极宽度小于所述第二栅极结构的第二栅极宽度。

【技术特征摘要】
2015.12.15 US 14/970,0361.一种半导体器件结构，包括：衬底，所述衬底具有第一源极区域、第二源极区域、第一漏极区域和第二漏极区；第一栅极结构，所述第一栅极结构位于所述衬底上方并且介于所述第一源极区域和所述第一漏极区域之间；以及第二栅极结构，所述第二栅极结构位于所述衬底上方并且介于所述第二源极区域和所述第二漏极区域之间，其中，所述第一栅极结构的第一厚度大于所述第二栅极结构的第二厚度，并且所述第一栅极结构的第一栅极宽度小于所述第二栅极结构的第二栅极宽度。2.根据权利要求1所述的半导体器件结构，其中，所述第一栅极结构和所述第二栅极结构由相同的材料制成。3.根据权利要求2所述的半导体器件结构，其中，所述第一栅极结构和所述第二栅极结构包括多晶硅材料。4.根据权利要求1所述的半导体器件结构，其中，所述第一栅极结构的第一栅极长度等于所述第二栅极结构的第二栅极长度。5.根据权利要求1所述的半导体器件结构，还包括：掩模层，所述掩模层具有彼此隔离的第一部分和第二部分，其中，所述第一部分位于所述第一栅极结构上方，并且所述第二部分位于所述第二栅极结构上方。6.根据权利要求5所述的半导体器件结构，还包括：第一间隔件，所述第一间隔件围绕所述第一栅极结构并且围绕所述掩模层的所述第一部分；以及第二间隔件，所述第二间隔件围...

【专利技术属性】
技术研发人员：方琮闵，王智麟，郭康民，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71