一种形成鳍的方法及结构技术

本发明专利技术提供了一种形成鳍的方法及结构，包括：提供衬底，所述衬底上形成有具有开口的第一掩膜层；形成第二掩膜层，位于开口侧壁的第二掩膜层的厚度等于预设的鳍的宽度；填充开口以形成平整表面；去除开口侧壁处的第二掩膜层，以暴露所述衬底；进行外延获得鳍。本发明专利技术提供的方法形成的鳍是通过外延实现，无需进行刻蚀工艺，因此不会额外产生大量缺陷；并且，该方法是在形成STI之后才形成鳍，形成的鳍不会经过STI的长时高温过程，因此不会因长时高温影响鳍的性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种形成鳍的方法及结构。
技术介绍
随着集成电路工艺的不断发展，器件的沟道长度不断的缩短，出现的短沟道效应使得器件的电学性能不断恶化。英特尔在22nm技术节点引入鳍式场效应晶体管(Fin-FET)的立体器件结构，Fin-FET是具有鳍型沟道结构的晶体管，它利用薄鳍的几个表面作为沟道，从而可以防止传统晶体管中的短沟道效应，同时可以增大工作电流。现有技术中制备鳍(Fin)及层间介质层(STI)的过程主要包括：首先，进行刻蚀形成Fin，如图1A所示；填充SiO2介质材料并进行化学机械平坦化(CMP)，如图1B所示；然后，使用HF腐蚀一定厚度的SiO2介质材料，保留部分SiO2介质材料在Fin之间，从而形成STI，如图1C所示。但是通过该方法制备的Fin，在刻蚀过程中会在Fin上产生大量的缺陷，这些缺陷会影响Fin的性能；此外，已形成的Fin在形成STI的长时高温过程中，会降低已形成的Fin的性能。为了进一步提升晶体管的性能，通常采用具有高迁移率的材料来代替硅作为Fin的材料，例如采用锗、三五族化合物半导体来代替硅，这些高迁移率材料在经过刻蚀及长时高温过程后，性能衰减往往更严重。
技术实现思路
本专利技术提供了一种形成鳍的方法及结构，以解决现有技术中不易获得高质量鳍的技术问题。本专利技术提供了一种形成鳍的方法，包括：提供衬底，所述衬底上形成有具有开口的第一掩膜层；形成第二掩膜层，位于开口侧壁的第二掩膜层的厚度等于预设的鳍的宽度；填充开口以形成平整表面；去除开口侧壁处的第二掩膜层，以暴露所述衬底；进行外延获得鳍。优选的，所述填充开口以形成平整表面包括：在第二掩膜层之上填充第三掩膜层；进行表面平坦化，暴露第二掩膜层。优选的，所述第二掩膜层与所述第一掩膜层的选择刻蚀比≥50:1，所述第二掩膜层与所述第三掩膜层的选择刻蚀比≥50:1。优选的，所述鳍包括以下任一种：硅、锗、硅锗、三五族化合物半导体及其叠层。优选的，所述进行外延获得鳍还包括：进行外延获得鳍之前对衬底进行预腐蚀露出衬底晶向和/或生长一定厚度缓冲层。优选的，所述鳍的材质与衬底的材质不同。优选的，所述进行表面平坦化后第一掩膜层厚度为：8倍第二掩膜层厚度≥第一掩膜层厚度≥2倍第二掩膜层厚度。一种包含鳍的器件结构，包括：衬底，所述衬底上形成有具有开口的第一掩膜层；位于所述开口的部分底部的第二掩膜层；位于所述开口之内，且与所述开口侧壁的间隙宽度为第二掩膜层厚度的第三掩膜层；所述第三掩膜层与第一掩膜层的表面处于同一水平位置；位于所述间隙之中及间隙之上的鳍形外延层。优选的，所述鳍形外延层包括以下任一种：硅、锗、硅锗或三五族化合物半导体及其叠层。优选的，所述鳍形外延层包括：缓冲层及外延层。优选的，所述第一掩膜层与第三掩膜层为低k介质层。本专利技术提供了一种形成鳍的方法及结构，包括：提供衬底，该衬底上形成有具有开口的第一掩膜层，然后在衬底表面形成第二掩膜层，该第二掩膜层作为牺牲层，其在开口侧壁的厚度为预设的鳍的宽度相同，然后填充开口以形成平整表面；其中，第一掩膜层及填充开口的层用于形成Fin-FET的STI，然后再去除开口侧壁处的第二掩膜层，以形成用于制备鳍的间隙，该间隙暴露所述衬底；最终，进行外延，在该间隙及该间隙之上形成鳍形外延层。由于该方法形成的鳍是通过外延实现，无需进行刻蚀工艺，因此不会额外产生大量缺陷；并且，该方法是在形成STI之后才形成鳍，形成的鳍不会经过STI的长时高温过程，不会因长时高温影响鳍的性能。此外，该方法形成的鳍的宽度与第二掩膜层的厚度一致，可以通过调整第二掩膜层的厚度精确控制鳍的宽度；并且由于在具有较高深宽比的间隙中外延生长鳍，可以抑制因晶格失配导致的外延缺陷向上生长，获得具有高晶格质量的鳍，以形成具有高迁移率的鳍。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。图1A至图1C为现有技术中一种Fin制备过程的截面结构示意图；图2为现有技术中一种高迁移率Fin的截面结构示意图；图3为现有技术中另一种高迁移率Fin的截面结构示意图；图4为根据本专利技术实施例提供的形成Fin的方法的流程图；图5A至图5F为根据本专利技术实施例一提供的形成鳍Fin的过程的截面结构示意图；图6为根据本专利技术实施例二提供的形成Fin的截面结构示意图；图7为根据本专利技术实施例三提供的形成Fin的截面结构示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。此外，本专利技术可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。为了更好地理解本专利技术，下面首先对现有技术中形成Fin的方法进行简介。为了获得Fin，现有技术通常采用光刻工艺或侧墙转移技术定义Fin的位置，然后通过刻蚀形成Fin，接着采用高深宽比工艺(HighAspectRatioProcess，HARP)等形成STI。为了进一步提升器件的性能，通常选用载流子迁移率高的材料代替硅材料形成Fin，例如，锗、镓砷等，具体步骤一般包括：首先在衬底上外延生长一层高载流子迁移率的外延层，然后在该外延层通过光刻工艺、刻蚀工艺等来形成Fin，但是该方法由于需要对外延层进行刻蚀，期间会在Fin上产生大量的缺陷；接着再形成STI，如图2所示；由于先形成Fin，再形成STI，而形成STI期间会经过长时间的高温过程，这会影响Fin的性能。为此，现有技术中也提出了一些改进方案，例如，首先在硅衬底上形成硅材质的Fin，然后形成STI，接着在Fin上外延生长硅锗来提升Fin的载流子迁移率，如图3所示，该方法可以避免STI高温过程对硅锗的影响，但是，由于外延生长的硅锗等高载流子迁移率的材料的晶格与硅材料的晶格存在较大的失配度等原因，会在外延层中产生大量缺陷，该缺陷会影响器件的性能。本专利技术提供的一种形成鳍的方法及结构，通过在形成有具有开口的第一掩膜层的衬底上，形成第二掩膜层，该第二掩膜层作为牺牲层，其在开口侧壁的厚度为预设的鳍的宽度相同，然后填充开口以形成平整表面；第一掩膜层及填充开口的层作为Fin-FET的STI，然后再去除开口侧壁处的第二掩膜层，以形成用于制备鳍的间隙，该间隙暴露所述衬底；最终，进行外延，在该间隙及该间隙之上形成鳍形外延层。根据本专利技术提供的方法形成的鳍，直接通过外延形成，无需进行刻蚀工艺，避免了因刻蚀产生大量缺陷；并且，该方法是在形成S本文档来自技高网...

【技术保护点】
一种形成鳍的方法，其特征在于，包括：提供衬底，所述衬底上形成有具有开口的第一掩膜层；形成第二掩膜层，位于开口侧壁的第二掩膜层的厚度等于预设的鳍的宽度；填充开口以形成平整表面；去除开口侧壁处的第二掩膜层，以暴露所述衬底；进行外延获得鳍。

【技术特征摘要】
1.一种形成鳍的方法，其特征在于，包括：提供衬底，所述衬底上形成有具有开口的第一掩膜层；形成第二掩膜层，位于开口侧壁的第二掩膜层的厚度等于预设的鳍的宽度；填充开口以形成平整表面；去除开口侧壁处的第二掩膜层，以暴露所述衬底；进行外延获得鳍。2.根据权利要求1所述的方法，其特征在于，所述填充开口以形成平整表面包括：在第二掩膜层之上填充第三掩膜层；进行表面平坦化，暴露第二掩膜层。3.根据权利要求2所述的方法，其特征在于，所述第二掩膜层与所述第一掩膜层的选择刻蚀比≥50:1，所述第二掩膜层与所述第三掩膜层的选择刻蚀比≥50:1。4.根据权利要求1所述的方法，其特征在于，所述鳍包括以下任一种：硅、锗、硅锗、三五族化合物半导体及其叠层。5.根据权利要求1至4任一项所述的方法，其特征在于，所述进行外延获得鳍还包括：进行外延获得鳍之前对衬底进行预腐蚀露出衬底晶向和/或生长一定厚度缓冲层。6.根...

【专利技术属性】
技术研发人员：张青竹，殷华湘，闫江，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11