互连结构及其形成方法技术

本发明专利技术的实施例提供了一种互连结构包括非绝缘体结构、衬垫层、介电结构、导电结构和防粘层。衬垫层位于非绝缘体结构上并且具有位于其中的开口。介电结构位于衬垫层上。介电结构包括位于其中的通孔开口。通孔开口具有侧壁。导电结构位于介电结构的通孔开口中并通过衬垫层的开口电连接至非绝缘体结构。防粘层位于介电结构的通孔开口的侧壁和导电结构之间。本发明专利技术的实施例还提供了另一种互连结构以及形成互连结构的方法。

【技术实现步骤摘要】
互连结构及其形成方法
本专利技术总的来说涉及半导体领域，并且更具体地，涉及互连结构及其形成方法。
技术介绍
双镶嵌工艺是用于在半导体器件中形成互连的技术。随着部件尺寸的减小，双镶嵌工艺提供了对小几何图形更精准的尺寸控制。因此，双镶嵌工艺适合于超大规模集成(ULSI)电路技术，其中越来越多的器件被封装在半导体衬底内的相同或更小的区域中。
技术实现思路
根据本专利技术的实施例，一种互连结构，包括：非绝缘体结构；衬垫层，位于非绝缘体结构上并且具有位于其中的开口；介电结构，位于衬垫层上，介电结构包括位于其中的通孔开口，通孔开口具有侧壁；导电结构，位于介电结构的通孔开口中并通过衬垫层的开口电连接至非绝缘体结构；以及防粘层，位于介电结构的通孔开口的侧壁和导电结构之间。根据本专利技术的实施例，一种互连结构，包括：非绝缘体结构；衬垫层，位于非绝缘体结构上并且具有位于其中的开口；介电结构，位于衬垫层上，介电结构包括位于其中的通孔开口，通孔开口具有侧壁；介电通孔衬垫，位于介电结构的通孔开口的侧壁上并与衬垫层分开；以及导电结构，位于通孔开口中并通过衬垫层的开口电连接至非绝缘体结构。根据本专利技术的实施例，一种形成互连结构的方法，包括：在非绝缘体结构上形成衬垫层；在衬垫层上形成介电结构；在介电结构中形成通孔开口；在通孔开口的至少一个侧壁上形成防粘层；在形成防粘层之后，移除通孔开口之下的衬垫层的一部分以暴露非绝缘体结构；以及在通孔开口中形成导电结构，其中，导电结构电连接至非绝缘体结构。附图说明根据具体描述结合参考附图可以更好地理解本专利技术的各方面。应该强调，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图8是根据本公开的一些实施例在不同阶段制造互连结构的方法的截面图。具体实施方式以下公开内容提供了许多用于实现所提供主题不同特征的不同实施例或实例。以下描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。而且，本专利技术在各个实例中可以重复参考数字和/或字母。该重复是出于简明和清楚的目的，而其本身并未指示所讨论的各个实施例和/或配置之间的关系。而且，为便于描述，在此可以使用诸如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对位置术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且本文使用的空间相对描述符可以同样地作相应的解释。图1至图8是根据本公开的一些实施例在不同阶段制造互连结构的方法的截面图。现参考图1。衬垫层104在非绝缘体结构102上形成。非绝缘体结构102指的是由一个或多个非绝缘体材料、多晶硅、金属、导电材料、半导体材料或其组合制成的结构。非绝缘体结构102可以充当栅电极、半导体器件的源极区/漏极区，比如鳍式场效晶体管(FinFET)。在一些实施例中，当非绝缘体结构102充当FinFET的栅电极时，非绝缘体结构102可能由后栅极工艺制成。示例性后栅极工艺可能包括在半导体鳍片上形成包括比如多晶硅的材料的伪栅极结构，在伪栅极结构旁边形成包括比如氧化硅、氮化硅、氮氧化硅、碳化硅的材料的间隔件，移除伪栅极结构以形成在间隔件之间的沟槽及在间隔件之间的沟槽中形成至少一个金属层以形成非绝缘体结构102。金属层可能包括适合形成栅电极或其部分的金属材料，其包括，功函数层、衬垫层、界面层、晶种层、粘合层、阻挡层等。在一些实施例中，金属层包括合适的金属，比如TiN、WN、TaN或Ru，其执行于p型FinFET。在一些替代实施例中，金属层可能包括合适的金属，比如Ti、Ag、Al、TiAl、TiAlN、TiAlC、TiAlCN、TaC、TaCN、TaSiN、Mn或Zr，其执行于n型FinFET。在一些实施例中，当非绝缘体结构102充当源极区/漏极区时，示例性形成工艺可能包括通过使用离子注入将掺杂n型掺杂剂(比如磷)或掺杂p型掺杂剂(比如硼)到至少一部分未被间隔件和栅电极所覆盖的半导体鳍片。另一个形成源极区/漏极区的示例性工艺可能包括在接近间隔件的鳍片中形成至少一个源极/漏极凹槽、在源极/漏极凹槽中形成晶种层、在源极/漏极凹槽中的晶种层上形成松弛的外延层、在源极/漏极凹槽中的松弛的外延层上形成外延层，因此晶种层、松弛的外延层和外延层形成源极/漏极应激源充当源极区/漏极区。在一些实施例中，源极/漏极应激源包括，例如SiP、SiP或SiCP，其能够在半导体鳍片中诱导对n型沟道的拉伸应变。在一些其它实施例中，源极/漏极应激源包括SiGe，其能够在半导体鳍片中诱导对p型沟道的压缩应变。衬垫层104可能充当蚀刻停止层，其在形成通孔开口的蚀刻工艺期间和/或形成沟槽开口的蚀刻工艺期间保护非绝缘体结构102。在一些实施例中，衬垫层104可能包括介电材料，比如碳化硅、氮化硅或掺碳氮化硅。在一些实施例中，衬垫层104可能包括导电材料，比如Ti、TiN、TiC、TiCN、Ta、TaN、TaC、TaCN、W、WN、WC、WCN、TiAl、TiAlN、TiAlC或TiAlCN。在一些实施例中，衬垫层104可能通过使用化学汽相沉积(CVD)、高密度等离子体(HDP)CVD、次大气压CVD(ACVD)、分子层沉积(MLD)、溅射、物理汽相沉积(PVD)、电镀或其它合适的技术被沉积。例如，在一些实施例中，MLD工艺在低于约10毫托的压力之下和在约350℃至约500℃的温度范围之间被施行。在一些实施例中，氮化硅通过反应硅源化合物和氮源被沉积于非绝缘体结构102的顶面上。硅源化合物提供硅至沉积的氮化硅并可能包括硅烷(SiH4)或正硅酸乙酯(TEOS)。氮源提供氮至沉积的氮化硅并可能包括氨(NH3)或氮气(N2)。在一些其它实施例中，掺碳氮化硅通过反应碳源化合物、硅源化合物和氮源被沉积于非绝缘体结构102的顶面上。碳源化合物可能包括有机化合物，比如碳氢化合物，例如乙烯(C2H6)。现参考图2。介电结构106在衬垫层104上形成。换句话说，衬垫层104存在于介电结构106和非绝缘体结构102之间。介电结构106可能是包括介电材料的层间介电(ILD)层。介电材料可能包括正硅酸乙酯(TEOS)、极低k(ELK)介电材料、无氮抗反射涂层(NFARC)、氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、旋涂玻璃(SOG)、含氟硅玻璃(FSG)、掺杂碳氧化硅(例如SiCOH)、干凝胶、气凝胶、氟化非晶碳、聚对二甲苯、BCB(苯并环丁烯)、聚酰亚胺和/或其组合。ELK介电材料具有小于例如约2.5的介电常数。应了解，介电结构106可能包括一个或多个介电材料和/或一个或多个介电层。在一些实施例中，介电结构106可能通过CVD、HDPCVD、SACVD、旋涂、溅射或其它合适的技术沉积于衬垫层104上。现参考图3。抗反射层108在介电结构106上形成本文档来自技高网...

【技术保护点】
一种互连结构，包括：非绝缘体结构；衬垫层，位于所述非绝缘体结构上并且具有位于其中的开口；介电结构，位于所述衬垫层上，所述介电结构包括位于其中的通孔开口，所述通孔开口具有侧壁；导电结构，位于所述介电结构的所述通孔开口中并通过所述衬垫层的所述开口电连接至所述非绝缘体结构；以及防粘层，位于所述介电结构的所述通孔开口的所述侧壁和所述导电结构之间。

【技术特征摘要】
2015.12.30 US 14/984,5681.一种互连结构，包括：非绝缘体结构；衬垫层，位于所述非绝缘体结构上并且具有位于其中的开口；介电结构，位于所述衬垫层上，所述介电结构包括位于其中的通孔开口，所述通孔开口具有侧壁；导电结构，位于所述介电结构的所述通孔开口中并通过所述衬垫层的所述开口电连接至所述非绝缘体结构；以及防粘层，位于所述介电结构的所述通孔开口的所述侧壁和所述导电结构之间。2.根据权利要求1所述的互连结构，其中，所述防粘层对于蚀刻所述衬垫层的所述开口的副产物的粘附能力弱于所述介电结构的所述通孔开口的所述侧壁对所述副产物的粘附能力。3.根据权利要求1所述的互连结构，其中，所述非绝缘体结构包括金属。4.根据权利要求3所述的互连结构，其中，所述防粘层对于所述金属的粘附能力弱于所述介电结构的所述通孔开口的所述侧壁对于所述金属的粘附能力。5.根据权利要求1所述的互连结构，其中，所述衬垫层和所述防粘层被所述介电结构的一部分分开。6.根据权利要求1所述的互连结构，其中，所述介电结构进一步包括位于其中的沟槽开...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71