互连结构的形成方法技术

一种互连结构的形成方法，包括：提供基底，基底内形成有前层待连接件；在基底上形成图形化的第一光刻胶层；对第一光刻胶层进行硬化处理；在第一光刻胶层上形成填充层；在填充层上形成图形化的第二光刻胶层；以第二光刻胶层为掩模，形成露出第一光刻胶层的第三开口；将第三开口的图形转移到基底内，在基底内形成露出前层待连接件的第四开口；向第四开口中填充导电材料，以形成互连结构。本发明专利技术通过固定用以定义接触孔位置的第一光刻胶的图形，使尺寸较小的接触孔位置的定义能够先于尺寸较大的后层待连接件位置的定义，避免了两次光刻的层叠偏差的叠加，能够有效扩大接触孔刻蚀工艺窗口，提高器件制造过程中的良品率，降低器件制造成本。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别涉及一种互连结构的形成方法。
技术介绍
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大。这种发展使得晶圆表面无法提供足够的面积来制造连接线。为了满足元器件缩小后的互连需求，两层及两层以上的多层金属间互连线的设计成为超大规模集成电路技术常采用的方法之一。目前不同金属层或者金属层与衬垫层之间的导通是通过互连结构实现的。参考图1至图5，示出了现有技术一种互连结构形成方法的示意图。此处，以实现两层连接线电连接的互连结构为例进行说明，所述连接线包括前层连接线ma和位于连接线ma上一层的后层连接线ma+1，所述互连结构还包括实现前层连接线ma和后层连接线ma+1电连接的插塞。如图1所示，首先形成基底10，所述基底10内形成有待连接线ma以及与待连接线ma相邻的器件mb。所述形成基底10的步骤包括：提供半导体衬底(图中未示出)，在半导体衬底上形成前层连接线ma；在前层连接线ma上形成低K介质层11。所述低K介质层11覆盖所述前层连接线ma。之后在所述低K介质层11上依次形成介质层20、底部抗反射层30以及图形化的第一光刻胶层40。所述图形化的第一光刻胶层40在前层连接线ma上方形成有第一开口41，所述第一开口41用于定义后层连接线ma+1的位置。参考图2，以所述图形化的第一光刻胶层40为掩模，对所述底部抗反射层30和介质层20进行第一刻蚀，在介质层20内形成露出低K介质层11的第二开口21，并去除所述底部抗反射层30。参考图3，在所述第二开口21中填充介电材料，形成氧化介电层50；并在氧化介电层50上形成图形化的第二光刻胶层60。所述图形化的第二光刻胶层60在所述前层连接线ma上方形成有第三开口61，所述第三开口61用于定义实
现前层连接线ma和后层连接线ma+1电连接的插塞的位置。参考图4，以所述图形化的第二光刻胶层60为掩模，对所述氧化介电层50和所述低K介质层11进行多次刻蚀，并去除氧化介电层50，在所述低K介质层内形成第四开口。所述第四开口包括用于形成后层连接线ma+1的沟槽12和用于形成插塞的接触孔13。参考图5，依次向所述接触孔13和所述沟槽12中填充导电材料，以形成插塞va以及后层连接线ma+1。所述前层连接线ma和后层连接线ma+1通过插塞va实现电连接。然而，采用现有技术形成的半导体器件容易出现插塞va与相邻器件mb之间短路的问题。
技术实现思路
本专利技术解决的问题是提供一种互连结构的形成方法，减少插塞和相邻器件之间的短路问题。为解决上述问题，本专利技术提供一种互连结构的形成方法，包括如下步骤：提供基底，所述基底内形成有前层待连接件；在所述基底上形成图形化的第一光刻胶层，所述第一光刻胶层在前层待连接件上方形成有第一开口，所述第一开口用于定义插塞的位置；对所述第一光刻胶层进行硬化处理；在硬化后的所述第一光刻胶层上形成填充层，所述填充层填满所述第一开口并覆盖所述第一光刻胶层；在所述填充层上形成图形化的第二光刻胶层，所述第二光刻胶层在前层待连接件上方形成有第二开口，所述第二开口大于所述第一开口，所述第二开口用于定义后层待连接件的位置；以所述第二光刻胶层为掩模，去除第二开口底部的填充层，形成露出第一光刻胶层的第三开口，所述第三开口包括用于定义后层待连接件位置的沟槽和位于沟槽底部用于定义插塞位置的接触孔；将所述第三开口的图形转移到所述基底内，在所述基底内形成露出前层待连接件的第四开口；向所述第四开口中填充导电材料，以形成互连结构。可选的，对所述第一光刻胶层进行硬化处理的步骤包括：采用紫外光照射或加热处理的方式对所述第一光刻胶层进行硬化处理。可选的，对所述第一光刻胶层进行硬化处理的步骤之后，形成填充层的步骤之前，所述形成方法还包括：形成保形覆盖硬化后的所述第一光刻胶层和第一开口底部基底的保形层。可选的，所述保形层的材料为氧化硅。可选的，形成所述保形层的步骤包括：采用原子层沉积的方式形成所述保形层。可选的，采用原子层沉积的方式形成所述保形层的步骤包括：形成所述保形层的温度为160摄氏度至200摄氏度。可选的，形成所述保形层的步骤包括：所述保形层的厚度为600埃至1000埃。可选的，形成基底的步骤包括：提供半导体衬底；在所述半导体衬底上形成前层待连接件；形成覆盖所述半导体衬底和所述前层待连接件的层间介质层；将所述第三开口的图形转移到所述基底内的步骤包括：将第三开口的图形转移到所述层间介质层中，在所述层间介质层中形成露出所述前层待连接件的第四开口。可选的，提供基底的步骤之后，形成图形化的第一光刻胶层的步骤之前，所述形成方法还包括：在所述基底上依次形成氧化层和第一底部抗反射层。可选的，所述填充层为有机绝缘材料层。可选的，形成所述填充层的步骤包括：采用旋涂的工艺形成所述填充层。可选的，形成填充层的步骤之后，形成图形化的第二光刻胶层的步骤之前，所述形成方法还包括：在所述填充层上形成第二底部抗反射层。可选的，去除第二开口底部的填充层，形成露出第一光刻胶层的第三开口的步骤包括：以第二光刻胶为掩模，采用等离子体干法刻蚀方法去除第二开口底部的填充层，形成第三开口。可选的，将所述第三开口的图形转移到所述基底内的步骤包括：以剩余的填充层为掩模，对所述第一光刻胶层和所述基底进行第一刻蚀，去除未被剩余的填充层覆盖的部分第一光刻胶层和未被第一光刻胶层覆盖的部分基底；以剩余的第一光刻胶层为掩模，对所述基底进行第二刻蚀，去除未被剩余第一光刻胶层覆盖的部分基底；以剩余的所述第一光刻胶层为掩模，对所述基底进行第三刻蚀，去除剩余的第一光刻胶层和部分基底，形成露出前层待连接件的第四开口。可选的，所述第一刻蚀、第二刻蚀和第三刻蚀中的一个或多个步骤包括：采用等离子体干法刻蚀方法进行刻蚀。可选的，所述导电材料为金属材料。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术通过对直接形成在基底上的第一光刻胶层进行硬化处理，固定用以定义接触孔位置的第一光刻胶的图形。之后，再在硬化后的第一光刻胶层上形成定义后层待连接件位置的第二光刻胶层。从而使尺寸较小的接触孔位置的定义能够先于尺寸较大的后层待连接件位置的定义，避免了现有技术中，后层待连接件位置定义先于接触孔位置定义，而使在形成尺寸较小的接触孔时两次光刻的层叠偏差的叠加。而且定义接触孔位置的第一光刻胶直接形成在所述基底上，能够更好的控制尺寸较小的接触孔与前层待连接件之间的层叠偏差，使所形成的插塞与所述前层待连接件之间具有更好的对准效果。在保证图形转移的蚀刻过程在一个机台中完成的前提下，缩小了光刻产生的层叠偏移，减少了较大层叠偏移而造成的短路现象，能够有效扩大接触孔刻蚀
工艺窗口，提高器件制造过程中的良品率，降低器件制造成本。可选的，为了固定所述第一光刻胶层的图形，避免硬化后的第一光刻胶层在工艺过程中被损伤而造成其变形，在本专利技术的可选方案中，还可以在第一光刻胶层硬化后，形成保形覆盖所述硬化后的第一光刻胶层和所述基底的保形层，以保护所述第一光刻胶层，能够有效扩大刻蚀工艺窗口，提高器件制造过程中的良品率，降低器件制造成本。附图说明图1至图5是一种现有技术中互连结构形成方法的示意图；图6至图16是本专利技术互连结构形成方法一实施例中各个步骤的结构示意本文档来自技高网...

【技术保护点】
一种互连结构的形成方法，其特征在于，包括：形成基底，所述基底内形成有前层待连接件；在所述基底上形成图形化的第一光刻胶层，所述第一光刻胶层在前层待连接件上方形成有第一开口，所述第一开口用于定义插塞的位置；对所述第一光刻胶层进行硬化处理；在硬化后的所述第一光刻胶层上形成填充层，所述填充层填满所述第一开口并覆盖所述第一光刻胶层；在所述填充层上形成图形化的第二光刻胶层，所述第二光刻胶层在前层待连接件上方形成有第二开口，所述第二开口大于所述第一开口，所述第二开口用于定义后层待连接件的位置；以所述第二光刻胶层为掩模，去除第二开口底部的填充层，形成露出第一光刻胶层的第三开口，所述第三开口包括用于定义后层待连接件位置的沟槽和位于沟槽底部用于定义插塞位置的接触孔；将所述第三开口的图形转移到所述基底内，在所述基底内形成露出前层待连接件的第四开口；向所述第四开口中填充导电材料，以形成互连结构。

【技术特征摘要】
1.一种互连结构的形成方法，其特征在于，包括：形成基底，所述基底内形成有前层待连接件；在所述基底上形成图形化的第一光刻胶层，所述第一光刻胶层在前层待连接件上方形成有第一开口，所述第一开口用于定义插塞的位置；对所述第一光刻胶层进行硬化处理；在硬化后的所述第一光刻胶层上形成填充层，所述填充层填满所述第一开口并覆盖所述第一光刻胶层；在所述填充层上形成图形化的第二光刻胶层，所述第二光刻胶层在前层待连接件上方形成有第二开口，所述第二开口大于所述第一开口，所述第二开口用于定义后层待连接件的位置；以所述第二光刻胶层为掩模，去除第二开口底部的填充层，形成露出第一光刻胶层的第三开口，所述第三开口包括用于定义后层待连接件位置的沟槽和位于沟槽底部用于定义插塞位置的接触孔；将所述第三开口的图形转移到所述基底内，在所述基底内形成露出前层待连接件的第四开口；向所述第四开口中填充导电材料，以形成互连结构。2.如权利要求1所述的形成方法，其特征在于，对所述第一光刻胶层进行硬化处理的步骤包括：采用紫外光照射或加热处理的方式对所述第一光刻胶层进行硬化处理。3.如权利要求1所述的形成方法，其特征在于，对所述第一光刻胶层进行硬化处理的步骤之后，形成填充层的步骤之前，所述形成方法还包括：形成保形覆盖硬化后的所述第一光刻胶层和第一开口底部基底的保形层。4.如权利要求3所述的形成方法，其特征在于，所述保形层的材料为氧化硅。5.如权利要求3所述的形成方法，其特征在于，形成所述保形层的步骤包括：采用原子层沉积的方式形成所述保形层。6.如权利要求5所述的形成方法，其特征在于，采用原子层沉积的方式形成
\t所述保形层的步骤包括：形成所述保形层的温度为160摄氏度至200摄氏度。7.如权利要求3所述的形成方法，其特征在于，形成所述保形层的步骤包括：所述保形层的厚度为600埃至1000埃。8.如权利要求1所述的形成方法，其特征在于，形成基底的步骤...

【专利技术属性】
技术研发人员：邢滨，张城龙，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31