互连结构及其形成方法技术

本发明专利技术提供了一种示例性半导体器件，包括：第一导电部件，位于介电层中；以及第二导电部件，位于介电层上方并电连接至第一导电部件。第二导电部件包括双镶嵌结构，并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；和底部，位于第二导电部件的通孔部分中。底部包括与顶部不同的导电材料，并且底部的厚度至少为第二导电部件的通孔部分的总厚度的大约百分之二十。本发明专利技术还提供了一种用于形成半导体器件的方法。

【技术实现步骤摘要】

本专利技术总体涉及半导体领域，更具体地，涉及半导体器件中的互连结构及其形成方法。
技术介绍
半导体器件通常包括具有诸如晶体管和电容器的有源器件的衬底。最初这些有源器件相互隔离，随后在这些有源器件上方形成互连结构，以形成功能电路。通常，这些互连结构包括形成在多个堆叠的介电层中的导电部件(例如，金属线和通孔)，其中上层中的互连结构向下延伸，以电连接至下层中的互连结构。为了降低介电层中的导电部件的电容耦合，通常将包括超低k介电材料的低k介电材料用于互连层。
技术实现思路
根据本专利技术的一个方面，提供了一种半导体器件，包括：第一导电部件，位于介电层中；第二导电部件，位于介电层上方并且电连接至第一导电部件，其中，第二导电部件包括双镶嵌结构并且还包括：顶部，位于第二导电部件的导线部分和通孔部分内；以及底部，位于第二导电部件的通孔部分中，其中，底部包括与顶部不同的导电材料，并且底部的厚度至少为第二导电部件的通孔部分的总厚度的大约百分之二十。优选地，第二导电部件还包括：导电阻挡层，设置在顶部的侧壁上，导电阻挡层还设置在顶部与底部之间。优选地，顶部包括铜，并且底部包括钴、钽、氮化钽或它们的组合。优选地，介电层上方的底部的厚度为通孔部分的总厚度的大约百分之二十至大约百分之四十。优选地，底部部分地设置在第一导电部件内。优选地，该半导体器件还包括：加固层，至少部分地设置在第二导电部件的导线部分的侧壁上。优选地，加固层包括非掺杂的硅酸盐玻璃。优选地，加固层还包括空腔。优选地，该半导体器件还包括：超低k(ELK)介电层，位于加固层上方，其中，ELK介电层的介电常数比加固层小，并且加固层设置在ELK介电层与第二导电部件之间。优选地，该半导体器件还包括：保护蚀刻停止层，位于第二导电部件的顶面上并且沿着第二导电部件的上部侧壁延伸。根据本专利技术的另一方面，提供了一种器件，包括：第一低k介电层，包括第一导电部件；第二低k介电层，位于第一低k介电层上方；加固层，位于第二低k介电层上方；第三低k介电层，位于加固层上方，其中，第三低k介电层的介电常数小于加固层的介电常数；以及第二导电部件，延伸穿过第二低k介电层、加固层和第三低k介电层，其中，加固层的一部分设置在第三低k介电层与第二导电部件之间，并且第二导电部件包括：导线；导电通孔的顶部部分，平滑地连接至导线；导电阻挡层，位于导线的侧壁和导电通孔的顶部部分的侧壁上；以及导电通孔的底部部分，包括与导电通孔的顶部部分不同的材料，其中，导电阻挡层设置在导电通孔的顶部部分与导电通孔的底部部分之间。优选地，导线和导电通孔的顶部部分包括铜，并且导电通孔的底部部分包括钴、钽、氮化钽或它们的组合。优选地，导电通孔的底部部分的厚度为导电通孔的顶部部分、导电阻挡层和导电通孔的底部部分的总厚度的大约百分之二十至大约百分之四十。优选地，该器件还包括：第三导电部件，与第二导电部件相邻，其中，加固层包括设置在第二导电部件与第三导电部件之间的空腔。优选地，该器件还包括：保护蚀刻停止层，位于第二导电部件的顶面上并且沿着第二导电部件的上部侧壁延伸。根据本专利技术的又一方面，提供了一种用于形成半导体器件的方法，该
方法包括：在一个或多个介电层中图案化通孔开口，其中，通孔开口暴露位于一个或多个介电层下方的第一导电部件；在一个或多个介电层中图案化沟槽开口，其中，沟槽开口连接至通孔开口；以及在一个或多个介电层中形成第二导电部件并且第二导电部件电连接至第一导电部件，其中，形成第二导电部件包括：用第一导电材料至少化学镀通孔开口的大约百分之二十；在第一导电材料上方沉积导电阻挡层；和用与第一导电材料不同的第二导电材料填充沟槽开口和通孔开口的剩余部分。优选地，第一导电材料包括钴、钽、氮化钽或它们的组合，并且第二导电材料包括铜。优选地，一个或多个介电层包括位于第一低k介电层上方的牺牲层，并且方法还包括：去除牺牲层，以暴露第二导电部件的上部侧壁；在第一低k介电层上方形成加固层，其中，加固层沿着第二导电部件的侧壁延伸；以及在加固层上方沉积第二低k介电层，其中，第二低k介电层的介电常数小于加固层的介电常数。优选地，一个或多个介电层还包括与第二导电部件相邻的第三导电部件，并且沉积加固层包括：在第二导电部件与第三导电部件之间的加固层中形成空腔。优选地，该方法还包括：使一个或多个介电层的顶面凹进，以低于第二导电材料的顶面；以及在一个或多个介电层的顶面上和第二导电材料的顶面上沉积保护蚀刻停止层，其中，保护蚀刻停止层沿着第二导电部件的上部侧壁延伸。附图说明当结合附图进行阅读时，根据以下详细的描述来更好地理解本专利技术的各个方面。应该强调的是，根据工业中的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。图1A和图1B示出了根据一些实施例的半导体器件中的互连层的截面图。图2示出了根据一些其他的实施例的半导体器件中的互连层的截面
图。图3至图6示出了根据一些实施例的图案化半导体器件中的互连层的各个中间阶段。图7至图11示出了根据一些其他的实施例的图案化半导体器件中的互连层的各个中间阶段。图12至图18示出了根据一些实施例的在半导体器件中形成互连层的部件的各个中间阶段。图19示出了根据一些实施例的用于形成半导体器件的工艺流程。具体实施方式以下公开内容提供了许多不同的实施例或实例，用于实施本专利技术的不同部件。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例并且不意欲限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间附件部件使得第一部件和第二部分不直接接触的实施例。另外，本专利技术可以在各个实例中重复参考标号和/或字符。这些重复是为了简化和清楚的目的，并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的定向之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其他方式定向(旋转90度或处于其他方位)，并且在本文中使用的空间关系描述可同样地进行相应地解释。各个实施例都包括互连层，其在相邻的导电部件之间提供改进的结构完整性和电迁移(EM)特性。通过根据示例性实施例配置导电部件和介电层，可以实现各种非限制性的优势。这些优势可以包括以下组合：互连EM的可靠性和鲁棒性的改进、依赖于时间的介电质击穿的可靠性和鲁棒性的改进、间隙填充工艺窗的改进、超低k(ELK)介电质崩塌和相关问题的减
少、互连电容的降低以及在不以ELK介电质的崩塌裕度为代价的情况下放大关键尺寸(CD)(如，导电部件之间)。此外，可以在典型的半导体制造环境中实现这些优势而不需要附加昂贵的材料和/或制造工具。图1A和图1B示出了根据各个实施例的半导体器件100和150的截面图。图1A示出了具有衬底102的半导体器件100。例如，衬底102可以包括掺杂或非掺杂的块状硅或者绝缘体上半导体(SOI)衬底的有源层。通常，SOI衬底包括形成在绝缘层上的半导体材料(本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一导电部件，位于介电层中；第二导电部件，位于所述介电层上方并且电连接至所述第一导电部件，其中，所述第二导电部件包括双镶嵌结构并且还包括：顶部，位于所述第二导电部件的导线部分和通孔部分内；以及底部，位于所述第二导电部件的通孔部分中，其中，所述底部包括与所述顶部不同的导电材料，并且所述底部的厚度至少为所述第二导电部件的通孔部分的总厚度的大约百分之二十。

【技术特征摘要】
2015.04.16 US 14/688,8951.一种半导体器件，包括：第一导电部件，位于介电层中；第二导电部件，位于所述介电层上方并且电连接至所述第一导电部件，其中，所述第二导电部件包括双镶嵌结构并且还包括：顶部，位于所述第二导电部件的导线部分和通孔部分内；以及底部，位于所述第二导电部件的通孔部分中，其中，所述底部包括与所述顶部不同的导电材料，并且所述底部的厚度至少为所述第二导电部件的通孔部分的总厚度的大约百分之二十。2.根据权利要求1所述的半导体器件，其中，所述第二导电部件还包括：导电阻挡层，设置在所述顶部的侧壁上，所述导电阻挡层还设置在所述顶部与所述底部之间。3.根据权利要求1所述的半导体器件，其中，所述顶部包括铜，并且所述底部包括钴、钽、氮化钽或它们的组合。4.根据权利要求1所述的半导体器件，其中，所述介电层上方的底部的厚度为所述通孔部分的总厚度的大约百分之二十至大约百分之四十。5.根据权利要求1所述的半导体器件，其中，所述底部部分地设置在所述第一导电部件内。6.根据权利要求1所述的半导体器件，还包括：加固层，至少部分地设置在所述第二导电部件的导线部分的侧壁上。7.一种器件，包括：第一低k介电层，包括第一导电部件；第二低k介电层，位于所述第一低k介电层上方；加固层，位于所述第二低k介电层上方；第三低k介电层，位于所述加固层上方，其中，所述第三低k介电层的介电常数...

【专利技术属性】
技术研发人员：黄义钧，姚志翔，郑价言，江文铨，黄瀛文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71