形成互连结构的方法技术

本发明专利技术提供一种形成互连结构的方法，包括：在衬底上形成层间介质层；在层间介质层上形成阻挡层；在阻挡层上形成硬掩模，硬掩模中形成有贯穿硬掩模厚度的第一开口；在第一开口中填充牺牲层，直至牺牲层覆盖硬掩模；图形化牺牲层，在位于第一开口中的牺牲层中形成露出阻挡层第二开口，第二开口小于第一开口；去除第二开口露出的阻挡层；对图形化后的牺牲层以及牺牲层中第二开口露出的层间介质层进行刻蚀，以形成通孔；以硬掩模为掩模，刻蚀第一开口露出的层间介质层以及通孔露出的层间介质层，在第一开口露出的层间介质层中形成沟槽并使通孔贯穿层间介质层。本发明专利技术形成互连结构的方法减少了对层间介质层的损伤。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，具体涉及一种。
技术介绍
随着集成电路制造技术的不断发展，集成电路的集成度越来越高，相应的，集成电路中半导体器件的互连结构的排布也更为密集。互连结构之间寄生电容等原因而产生的RC延迟(RC delay)对半导体器件的影响越来越大。为了解决上述问题，现有技术开始采用低k介电材料(low-k)或超低k介电材料(ultra low-k)形成互连结构的层间介质层，以降低金属插塞之间的寄生电容,进而减小RC延迟。与此同时，现有技术还采用电阻系数更小的铜来取代传统的铝作为互连结构中的金属插塞的材料，以降低金属插塞自身的电阻。同时，由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料的金属插塞，能够承载更高的电流密度，进有利于而提高形成的芯片的封装密度。具体地，现有技术采用大马士革(Damascene)或者双大马士革(DualDamascene)工艺形成铜的金属插塞。但是，上述的低k介电材料或者超低k介电材料很容易在双大马士革工艺过程中受到损伤。例如，双大马士革工艺中一般需要通过光刻胶来定义需要形成的沟槽(Trench)以及通孔(Via)，然而光刻胶是需要被剥除(strip)的，由于低k介电材料或者超低k介电材料多为疏松多孔的结构，不仅容易氧化，而且机械强度低，去除光刻胶的过程很容易对所述低k介电材料或者超低k介电材料的层间介质层造成损伤。所以，如何减少低k介电材料或者超低k介电材料的层间介质层受到的损伤，成为本领域技术人员亟待解决的问题。
技术实现思路
本专利技术解决的问题是提供一种，在形成半导体的互连结构时尽量减少层间介质层的损伤。为解决上述问题，本专利技术提供一种，包括:提供衬底；在所述衬底上形成层间介质层；在所述层间介质层上形成阻挡层；在所述阻挡层上形成硬掩模，所述硬掩模中形成有贯穿所述硬掩模厚度的第一开Π ；在所述第一开口中填充牺牲层，直至所述牺牲层覆盖所述硬掩模；图形化所述牺牲层，在位于第一开口中的牺牲层中形成露出所述阻挡层第二开口，所述第二开口小于所述第一开口 ；去除第二开口露出的阻挡层；对图形化后的牺牲层以及牺牲层中第二开口露出的层间介质层进行刻蚀，以形成通孔；以所述硬掩模为掩模，刻蚀所述第一开口露出的层间介质层以及通孔露出的层间介质层，在所述第一开口露出的层间介质层中形成沟槽并使所述通孔贯穿所述层间介质层。可选的，在所述第一开口中填充牺牲层的步骤包括:采用旋涂或者流体化学气相沉积的方式形成所述牺牲层。可选的，在所述第一开口中填充牺牲层的步骤包括:所述牺牲层的材料为低k介电材料、超低k介电材料、氧化物材料、氮化物材料、四乙基原娃酸盐、氮氧化娃、无定形碳和有机抗反射层中的一种或者多种。可选的，图形化所述牺牲层，在位于第一开口中的牺牲层中形成第二开口的步骤包括: 在所述牺牲层上形成抗反射层；光刻所述抗反射层以及牺牲层以形成所述第二开口 ；去除剩余的抗反射层。可选的，形成抗反射层的步骤包括:在所述牺牲层上依次形成非晶碳层以及介质抗反射层。可选的，形成抗反射层的步骤包括:在所述牺牲层上依次形成有机底部抗刻蚀剂层以及基于硅的抗反射层。可选的，采用氮气与氢气的混合气体去除剩余的抗反射层，或者，采用氧气、二氧化碳、一氧化碳中的任意一种去除剩余的抗反射层。可选的，在层间介质层中形成沟槽的步骤之后，还包括:向所述通孔以及沟槽中填充金属层；平坦化所述金属层去除多余的金属层，保留位于所述通孔以及沟槽中的金属层。可选的，在所述衬底上形成层间介质层的步骤包括:在衬底上形成低k介电材料的层间介质层。可选的，在衬底上形成低k介电材料的层间介质层的步骤包括:形成k值小于3的低k介电材料。可选的，形成硬掩模的步骤包括，形成氮化钛或氮化硼材料的硬掩模。可选的，对图形化后的牺牲层以及牺牲层中第二开口露出的层间介质层进行刻蚀，以形成通孔的步骤中，牺牲层被去除。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术先在所述硬掩模形成的第一开口，以定义后续在层间介质层中形成的沟槽，然后在牺牲层中形成第二开口，以定义后续在层间介质层中形成的通孔。由于所述通孔由所述牺牲层中的第二开口来定义，且形成的第二开口仅仅是将阻挡层暴露，层间介质层此时并没有露出，相较于现有技术中通过光刻胶来定义的形成的通孔的方式，不存在现有技术中，去除光刻胶的同时会损伤到层间介质层的情况。此外，以图形化后的牺牲层为掩模，刻蚀第二开口露出的层间介质层，以形成通孔的过程中，牺牲层可以被完全去除，也就是说，无需再设置一道去除牺牲层的步骤，也不会因去除牺牲层而造成对层间介质层的过多损伤，因此，本专利技术不会增加互连结构制造的复杂度，同时也提高了互连结构的质量。【附图说明】图1至图9是本专利技术一实施例中各个步骤的结构示意图。【具体实施方式】在半导体制造的后段工艺(backend of the line technology, BEOL)中，常米用到大马士革(Damascene)或者双大马士革(Dual Damascene)工艺形成互连结构。在所述工艺中，需要通过形成光刻胶来定义要形成的沟槽以及通孔的尺寸和位置，在这之后，还需要将光刻胶去除。由于低k或者超低k介电材料通常比较疏松多孔，机械强度很小，且十分容易被氧化，所以在对光刻胶进行去除时，很容易对低k或者超低k介电材料的层间介质层造成损伤。例如，一些情况下可能采用湿法清洗去除光刻胶，但是由于低k或者超低k介电材料的层间介质层很容易被氧化，在清洗过程中很容易对层间介质层造成损伤；另外一些情况下可能采用干法清洗，但是机械强度较低的低k或者超低k介电材料也很容易受到等离子体的轰击而损伤。相应地，本专利技术提供一种，所述方法包括:提供衬底；在所述衬底上形成层间介质层；在所述层间介质层上形成阻挡层；在所述阻挡层上形成硬掩模，所述硬掩模中形成有贯穿所述硬掩模厚度的第一开口 ；在所述第一开口中填充牺牲层，直至所述牺牲层覆盖所述硬掩模；图形化所述牺牲层，在位于第一开口中的牺牲层中形成露出所述阻挡层第二开口，所述第二开口小于所述第一开口 ；去除第二开口露出的阻挡层；对图形化后的牺牲层以及牺牲层中第二开口露出的层间介质层进行刻蚀，以形成通孔；以所述硬掩模为掩模，刻蚀所述第一开口露出的层间介质层以及通孔露出的层间介质层，在所述第一开口露出的层间介质层中形成沟槽并使所述通孔贯穿所述层间介质层。本专利技术先在所述硬掩模形成的第一开口，以定义后续在当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种形成互连结构的方法，其特征在于，包括：提供衬底；在所述衬底上形成层间介质层；在所述层间介质层上形成阻挡层；在所述阻挡层上形成硬掩模，所述硬掩模中形成有贯穿所述硬掩模厚度的第一开口；在所述第一开口中填充牺牲层，直至所述牺牲层覆盖所述硬掩模；图形化所述牺牲层，在位于第一开口中的牺牲层中形成露出所述阻挡层的第二开口，所述第二开口小于所述第一开口；去除第二开口露出的阻挡层；对图形化后的牺牲层以及牺牲层中第二开口露出的层间介质层进行刻蚀，以形成通孔；以所述硬掩模为掩模，刻蚀所述第一开口露出的层间介质层以及通孔露出的层间介质层，在所述第一开口露出的层间介质层中形成沟槽并使所述通孔贯穿所述层间介质层。

【技术特征摘要】

【专利技术属性】
技术研发人员：张城龙，张海洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31