互连结构及其形成方法技术

本发明专利技术实施例提供了一种互连结构，包括非绝缘体结构、介电结构、导电结构和第一介电保护层。介电结构，存在于非绝缘体结构上。介电结构具有在其中的沟槽开口和通孔开口。通孔开口在沟槽开口和非绝缘体结构之间。导电结构，存在于沟槽开口和通孔开口中，并电连接至非绝缘体结构。第一介电保护层，存在于导电结构和沟槽开口的至少一个侧壁之间。本发明专利技术实施例涉及互连结构及其形成方法。

【技术实现步骤摘要】
互连结构及其形成方法
本专利技术实施例涉及互连结构及其形成方法。
技术介绍
双镶嵌工艺是用于在半导体器件中形成互连件的技术。随着部件尺寸变得更小，双镶嵌工艺提供了对小几何结构更精确的尺寸控制。因此，双镶嵌工艺适于超大规模集成(ULSI)电路的技术，其中，越来越多的器件被封装到半导体衬底中的相同或更小的区域中。
技术实现思路
根据本专利技术的一些实施例，提供了一种互连结构，包括：非绝缘体结构；介电结构，存在于所述非绝缘体结构上，其中，所述介电结构中具有沟槽开口和通孔开口，并且所述通孔开口存在于所述沟槽开口和所述非绝缘体结构之间；导电结构，存在于所述沟槽开口和所述通孔开口中，并电连接至所述非绝缘体结构；以及第一介电保护层，存在于所述导电结构和所述沟槽开口的至少一个侧壁之间。根据本专利技术的另一些实施例，还提供了一种互连结构，包括：非绝缘体结构；衬垫层，存在于所述非绝缘体结构上，并具有位于所述衬垫层中的开口；介电结构，存在于所述衬垫层上，所述介电结构中包括通孔开口，所述通孔开口具有至少一个侧壁；介电通孔衬垫，存在于所述介电结构的通孔开口的侧壁上，并且邻近所述衬垫层；以及导电结构，存在于所述通孔开口中，并且通过所述衬垫层的开口电连接至所述非绝缘体结构。根据本专利技术的又一些实施例，还提供了一种形成互连结构的方法，包括：在非绝缘体结构上形成第一介电结构；在所述第一介电结构中形成通孔开口；在所述通孔开口中形成伪结构；在所述第一介电结构和所述伪结构上形成蚀刻停止层；在所述蚀刻停止层上形成第二介电层；在所述第二介电结构中形成沟槽开口，以暴露所述蚀刻停止层的一部分；去除所述蚀刻停止层的暴露部分，以至少暴露所述伪结构；去除位于所述通孔开口中的所述伪结构；以及在所述沟槽开口和所述通孔开口中形成导电结构，其中，所述导电结构电连接至所述非绝缘体结构。附图说明在阅读附图时，从下列详细描述可以更好地理解本专利技术的各个方面。应当注意，根据工业中的标准实践，各个部件并非按比例绘制。事实上，为了清楚讨论，各个部件的尺寸可以任意增大或减小。图1至图14是根据本专利技术的一些实施例的处于不同阶段中的制造互连结构的方法的截面图。具体实施方式下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本专利技术。当然这些仅仅是实例并不旨在限定本专利技术。例如，在下面的描述中第一部件在第二部件上方或者在第二部件上的形成可以包括第一部件和第二部件以直接接触方式形成的实施例，也可以包括额外的部件可以形成在第一和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各实施例中重复参考标号和/或字符。这种重复仅是为了简明和清楚，其自身并不表示所论述的各个实施例和/或配置之间的关系。此外，为便于描述，空间相对术语如“在...之下”、“在...下方”、“下部”、“在...之上”、“上部”等在本文可用于描述附图中示出的一个元件或部件与另一个(或另一些)元件或部件的关系。空间相对术语旨在包括除了附图中所示的方位之外，在使用中或操作中的器件的不同方位。装置可以其他方式定向(旋转90度或在其他方位上)，本文使用的空间相对描述符可同样地作相应解释。图1至图14是根据本专利技术的一些实施例的处于各个阶段中的制造半导体器件的方法的截面图。参照图1。衬垫层104形成在非绝缘体结构102上。非绝缘体结构102指的是由一种或多种非绝缘体材料、多晶硅、金属、导电材料、半导体材料或它们的组合形成的结构。非绝缘体结构102可充当诸如鳍式场效晶体管(FinFET)的半导体器件的栅电极、源极/漏极区。在一些实施例中，当非绝缘体结构102充当FinFET的栅电极时，非绝缘体结构102可通过后栅极工艺形成。示例性后栅极工艺可包括在半导体鳍上形成伪栅极结构，伪栅极结构包括诸如多晶硅的材料；在伪栅极结构旁边形成间隔件，间隔件包括诸如氧化硅、氮化硅、氮氧化硅，碳化硅的材料；去除伪栅极结构以在间隔件之间形成沟槽，以及在间隔件之间的沟槽中形成至少一个金属层，从而形成非绝缘体结构102。金属层可包括适合于形成栅电极或及其部分的金属材料，包括功函数层、衬垫层、界面层、晶种层、粘附层、阻挡层等。在一些实施例中，金属层可包括在p型FinFET中实施的合适的金属，诸如TiN、WN、TaN或Ru。在一些可选实施例中，金属层可包括在n型FinFET中实施的合适的金属，如Ti，Ag，Al，TiAl、TiAlN、TiAlC、TiAlCN、TaC、TaCN、TaSiN、Mn或Zr。在一些实施例中，当非绝缘体结构102充当源极/漏极区时，示例性的形成工艺可包括通过使用离子注入法，将n型掺杂剂(例如，磷)或p型掺杂剂(例如，硼)掺杂到未被间隔件和栅电极覆盖的半导体鳍的至少一部分内。形成源极/漏极区的另一个示例性工艺可以包括在邻近间隔件的鳍中形成至少一个源极/漏极凹槽，在源极/漏极凹槽中形成晶种层，在源极/漏极凹槽中的晶种层上形成弛豫外延层，在源极/漏极凹槽中的弛豫外延层上形成外延层，使得晶种层、弛豫外延层和外延层形成源极/漏极应力源以充当源极/漏极区。在一些实施例中，例如，源极/漏极应力源包括SiP或SiCP，其能够引起半导体鳍中的n型沟道的拉伸应变。在一些其他实施例中，源极/漏极应力源包括SiGe，其能够引起半导体鳍中的p型沟道的压缩应变。在用于形成通孔开口的蚀刻工艺和/或形成沟槽开口的蚀刻工艺期间，衬垫层104可充当蚀刻停止层，其保护非绝缘体结构102。在一些实施例中，衬垫层104可包括介电材料，如碳化硅、氮化硅或碳掺杂的氮化硅。在一些实施例中，衬垫层104可包括导电材料，例如Ti、TiN、TiC、TiCN、Ta、TaN、TaC、TaCN、W、WN、WC、WCN、TiAl、TiAlN、TiAlC或TiAlCN。在一些实施例中，衬垫层104可使用化学汽相沉积(CVD)、高密度等离子体(HDP)CVD、亚大气压CVD(SACVD)、分子层沉积(MLD)、溅射、物理汽相沉积(PVD)、镀或其他合适的技术来沉积。例如，在一些实施例中，MLD工艺在小于约10毫托的压力，在约350℃至约500℃的温度范围内实施。在一些实施例中，通过使硅源化合物和氮源反应，在非绝缘体结构102的顶面上沉积氮化硅。硅源化合物为沉积的氮化硅提供硅，且硅源化合物可包括硅烷(SiH4)或正硅酸乙酯(TEOS)。氮源为沉积的氮化硅提供氮，且氮源可包括氨气(NH3)或氮气(N2)。在一些其他实施例中，通过使碳源化合物、硅源化合物和氮源反应，在非绝缘体结构102的顶面上沉积碳掺杂的氮化硅。碳源化合物可包括有机化合物，例如烃化合物，如乙烯(C2H6)。在衬垫层104和非绝缘体结构102上形成第一介电结构106。第一介电结构106可以是包括介电材料的层间介电(ILD)层。介电材料可以包括正硅酸乙酯(TEOS)、极低k(ELK)介电材料、无氮抗反射涂层(NFARC)、氧化硅、氮化硅、氮氧化硅、磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、旋涂玻璃(SOG)、氟化石英玻璃(FSG)、碳掺杂的氧化硅(例如，SiCOH)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双-苯并环丁烯)、聚酰亚胺、和/或它们的组合。例如，ELK介电本文档来自技高网...

【技术保护点】
一种互连结构，包括：非绝缘体结构；介电结构，存在于所述非绝缘体结构上，其中，所述介电结构中具有沟槽开口和通孔开口，并且所述通孔开口存在于所述沟槽开口和所述非绝缘体结构之间；导电结构，存在于所述沟槽开口和所述通孔开口中，并电连接至所述非绝缘体结构；以及第一介电保护层，存在于所述导电结构和所述沟槽开口的至少一个侧壁之间。

【技术特征摘要】
2015.12.30 US 14/985,1571.一种互连结构，包括：非绝缘体结构；介电结构，存在于所述非绝缘体结构上，其中，所述介电结构中具有沟槽开口和通孔开口，并且所述通孔开口存在于所述沟槽开口和所述非绝缘体结构之间；导电结构，存在于所述沟槽开口和所述通孔开口中，并电连接至所述非绝缘体结构；以及第一介电保护层，存在于所述导电结构和所述沟槽开口的至少一个侧壁之间。2.根据权利要求1所述的互连结构，其中，所述第一介电保护层和所述介电结构具有不同的蚀刻性能。3.根据权利要求1所述的互连结构，进一步包括：第二介电保护层，存在于所述导电结构和所述通孔开口的至少一个侧壁之间。4.根据权利要求3所述的互连结构，其中，所述第一介电保护层和所述第二介电保护层由相同的材料制成。5.根据权利要求3所述的互连结构，其中，所述第二介电保护层与所述非绝缘体结构分离。6.根据权利要求3所述的互连结构，进一步包括：衬垫层，存在于所述非绝缘体结构和所述介电结构之间，其中，所述第二介电保护层和所述非绝缘体结构通过所述衬垫层分离。7.根据权利要求6所述的互连结...

【专利技术属性】
技术研发人员：张哲诚，林志翰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71