半导体集成电路制造技术

本发明专利技术的实施例涉及一种半导体集成电路。该半导体集成电路包括衬底、第一晶体管和第一图案化的导电层。第一晶体管具有在衬底中的源极区域、漏极区域以及在衬底上的栅极区域。第一图案化的导电层电连接至第一晶体管的漏极区域。第一图案化的导电层包括第一区段、第二区段和可熔器件。

Semiconductor integrated circuit

Embodiments of the present invention relate to a semiconductor integrated circuit. The semiconductor integrated circuit includes a substrate, a first transistor, and a first patterned conductive layer. The first transistor has a source region, a drain region in the substrate, and a gate region on the substrate. The first patterned conductive layer is electrically connected to the drain region of the first transistor. The first patterned conductive layer includes a first section, a second section, and a fusible device.

【技术实现步骤摘要】
半导体集成电路
本专利技术的实施例总体涉及半导体领域，更具体地，涉及半导体集成电路。
技术介绍
在集成电路的发展阶段中，控制电路(诸如中央处理单元(CPU)或微处理器)的应用程序被写入只读存储器(ROM)中。随后，在制造阶段，制造控制电路同时该程序存储在ROM中。可通过光刻掩蔽制造ROM，以使记录的数据由特定的光刻掩模结构限定。此外，每个存储单元均由晶体管构成。在此单元中记忆的二进制数据通过在用于耗尽或增强的注入操作期间晶体管已经被掩蔽或未被掩蔽的事实限定。然后，测试集成电路。如果集成电路的应用是相当复杂的一种，则在程序中易于出现错误。为了改正该错误，再次制造集成电路可能是有必要的，这包括控制电路和更正的新程序。这意味着使用新一组的掩膜，因此导致相对高的成本和冗长的操作。为了提供集成电路设计的灵活性，随机存取存储器(RAM)用于存储控制电路的应用程序。应用程序的错误可在RAM中被改正，然后经更正的程序可被发送至ROM以完成集成电路。相比于改变ROM构造，使用附加的RAM可节省时间和成本。然而，附加的RAM不可避免地会占用一定空间或面积，这增大了集成电路的尺寸。此外，需要附加的外围电路本文档来自技高网...

【技术保护点】
一种半导体集成电路，包括：衬底；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的每一个均具有在在所述衬底中的源极区域、漏极区域以及在所述衬底上的栅极区域；第一图案化的导电层，位于所述第一晶体管和所述第二晶体管上方且具有第一部分和第二部分，所述第一图案化的导电层的第一部分电连接至所述第一晶体管的漏极区域，所述第一图案化的导电层的第二部分电连接至所述第二晶体管的漏极区域，所述第一图案化的导电层的第一部分和第二部分彼此隔离；第二图案化的导电层，位于所述第一图案化的导电层上方；存储元件，位于所述第一图案化的导电层的第一部分与所述第二图案化的导电层之间；以及第一导电元件，位于所述第一图案化的导电...

【技术特征摘要】
2015.12.16 US 14/971,4611.一种半导体集成电路，包括：衬底；第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管的每一个均具有在在所述衬底中的源极区域、漏极区域以及在所述衬底上的栅极区域；第一图案化的导电层，位于所述第一晶体管和所述第二晶体管上方且具有第一部分和第二部分，所述第一图案化的导电层的第一部分电连接至所述第一晶体管的漏极区域，所述第一图案化的导电层的第二部分电连接至所述第二晶体管的漏极区域，所述第一图案化的导电层的第一部分和第二部分彼此隔离；第二图案化的导电层，位于所述第一图案化的导电层上方；存储元件，位于所述第一图案化的导电层的第一部分与所述第二图案化的导电层之间；以及第一导电元件，位于所述第一图案化的导电层的第二部分与所述第二图案化的导电层之间。2.根据权利要求1所述的半导体集成电路，还包括：第三晶体管，具有在所述衬底中的源极区域、漏极区域以及在所述衬底上的栅极区域，其中，在所述第三晶体管上的所述第一图案化的导电层还包括电连接至所述第三晶体管的漏极区域的第三部分，其中，所述第一图案化的导电层的第一部分、第二部分和第三部分彼此隔离。3.根据权利要求2所述的半导体集成电路，其中，所述第一图案化的导电层的整个第三部分与所述第二图案化的导电层隔离。4.根据权利要求2所述的半导体集成电路，其中，所述第一图案化的导电层的第三部分的至少一部分与所述第二图案化的导电层隔离。5.根据权利要求4所述的半导体集成电路，其中...

【专利技术属性】
技术研发人员：林楷竣，池育德，李嘉富，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71