半导体集成电路和触发器制造技术

提供了一种半导体集成电路和一种触发器。所述半导体集成电路包括位于基底上的扫描使能(SE)反相器和时钟(CK)反相器、第一多路复用部以及第二多路复用部。SE反相器和CK反相器在第一方向上对齐。第一多路复用部包括第一布线和第一晶体管，第一布线连接到SE反相器的电源电压部，第一布线和第一晶体管共享接触第一布线的源区。第二多路复用部包括第二布线和第二晶体管，第二布线连接到CK反相器的电源电压部，第二布线和第二晶体管共享接触第二布线的源区。SE反相器和CK反相器在第一方向上彼此对齐。

【技术实现步骤摘要】
本申请要求于2015年9月10日在韩国知识产权局(KIPO)提交的第10-2015-0128529号韩国专利申请的优先权，该韩国专利申请的内容通过引用全部包含于此。
示例实施例涉及一种半导体集成电路。更具体地，示例实施例涉及一种具有触发器电路的半导体集成电路。
技术介绍
随着半导体器件的容量增加，半导体器件的测试时间会增加。扫描测试或菊花链测试(daisychaintest)可以用作半导体器件的测试，多个单元触发器电路可以形成在半导体器件中。为了实现半导体器件的高度集成，需要在小的水平区域内形成单元触发器电路。
技术实现思路
示例实施例提供了一种包括形成在小的水平区域中的单元触发器电路的半导体集成电路。根据示例实施例，提供了一种半导体集成电路。所述半导体集成电路可以包括在基底上的扫描使能(SE)反相器和时钟(CK)反相器、第一多路复用部和第二多路复用部。SE反相器和CK反相器可以在第一方向上彼此对齐。第一多路复用部可以包括第一布线和第一晶体管，第一布线可以连接到SE反相器的电源电压部，第一布线和第一晶体管可以共享接触第一布线的源区。第二多路复用部可以包括第二布线和第二晶体管，第二布线可以连接到CK反相器的电源电压部，第二布线和第二晶体管可以共享接触第二布线的源区。在示例实施例中，CK反相器可以在第一方向上设置在SE反相器下方。在示例实施例中，CK反相器可以在第一方向上设置在SE反相器上方。在示例实施例中，SE反相器和CK反相器的电源电压部可以分别包括第一VDD线和第二VDD线，第一VDD线和第二VDD线中的每条可以沿与第一方向基本垂直的第二方向延伸。第一布线可以与第一VDD线连接，第二布线可以与第二VDD线连接。在示例实施例中，半导体集成电路还可以包括沿第二方向延伸的地线。SE反相器和CK反相器可以与地线连接。在示例实施例中，SE反相器和CK反相器的电源电压部可以包括沿第二方向延伸的VDD线，第一布线和第二布线可以与VDD线连接。在示例实施例中，半导体集成电路还可以包括各自沿第二方向延伸的第一地线和第二地线。SE反相器可以与第一地线连接，CK反相器可以与第二地线连接。在示例实施例中，CK反相器和SE反相器可以形成在基底的区域中，所述区域具有基本相同的尺寸。在示例实施例中，SE反相器的第一栅极和CK反相器的第二栅极可以在第一方向上对齐。在示例实施例中，半导体集成电路还可以包括第一主部、第一从部和第一输出部，第一主部、第一从部和第一输出部设置为按照此顺序在第二方向上与第一多路复用部相邻。此外，半导体集成电路还可以包括第二主部、第二从部和第二输出部，第二主部、第二从部和第二输出部设置为按照此顺序在第二方向上与第二多路复用部相邻。在示例实施例中，第一主部、第一从部和第一输出部可以在第一方向上分别与第二主部、第二从部和第二输出部对齐。根据示例实施例，提供了一种半导体集成电路。所述半导体集成电路可以包括基底、扫描使能(SE)反相器、时钟(CK)反相器、第一多路复用部和第二多路复用部。基底可以包括用于处理第一位的第一区域和用于处理第二位的第二区域。第二区域可以在第一方向上位于第一区域下方。SE反相器和CK反相器可以形成在基底上。SE反相器和CK反相器可以在第一方向上彼此对齐。第一多路复用部可以在与第一方向基本垂直的第二方向上与SE反相器相邻。第一多路复用部可以包括第一布线和第一晶体管。第一布线可以连接到SE反相器的电源电压，第一布线和第一晶体管可以共享接触第一布线的杂质区。第二多路复用部包括第二布线和第二晶体管，第二布线连接到CK反相器的电源电压，第二布线和第二晶体管共享接触第二布线的杂质区。在示例实施例中，SE反相器可以形成在第一区域中，CK反相器可以形成在第二区域中。在示例实施例中，CK反相器可以形成在第一区域中，SE反相器可以形成在第二区域中。在示例实施例中，半导体集成电路还可以包括各自沿第二方向延伸的第一VDD线、第二VDD线和地线。第一VDD线可以形成在第一区域的上部处，第二VDD线可以形成在第二区域的下部处。地线可以形成在第一区域和第二区域之间。在示例实施例中，第一布线可以连接到第一VDD线和第二VDD线中的与第一布线相邻的一条。第二布线可以连接到第一VDD线和第二VDD线中的另一条。在示例实施例中，半导体集成电路还可以包括各自沿第二方向延伸的第一地线、第二地线和VDD线。第一地线可以形成在第一区域的上部处。第二地线可以形成在第二区域的下部处。VDD线可以形成在第一区域和第二区域之间。在示例实施例中，第一布线和第二布线可以连接到VDD线。在示例实施例中，SE反相器可以包括在第一有源区和第二有源区上沿第一方向延伸的第一栅极。第一有源区和第二有源区可以彼此基本平行。CK反相器可以包括在第三有源区和第四有源区上沿第一方向延伸的第二栅极。第三有源区和第四有源区可以彼此基本平行。在示例实施例中，第一栅极和第二栅极可以在第一方向上彼此对齐。在示例实施例中，与SE反相器相邻的第一多路复用部的晶体管可以包括在第一有源区和第二有源区上沿第一方向延伸的第三栅极。第三栅极可以在第二方向上与第一栅极相邻，第一布线可以形成在第一栅极和第三栅极之间。在示例实施例中，SE反相器可以形成在等于或小于第一宽度的大约1.5倍的区域之内，第一宽度可以是第一栅极的中心部分和第三栅极的中心部分之间在第二方向上的距离。在示例实施例中，第二多路复用部的晶体管可以包括在第三有源区和第四有源区上沿第一方向延伸的第四栅极。第四栅极可以沿第二方向与第二栅极相邻，第二布线可以形成在第二栅极和第四栅极之间。在示例实施例中，第三栅极和第四栅极可以在第一方向上彼此对齐。在示例实施例中，CK反相器和SE反相器可以形成在基底的区域中，所述区域具有基本相同的尺寸。在示例实施例中，半导体集成电路还可以包括第一主部、第一从部和第一输出部，第一主部、第一从部和第一输出部被设置为按照此顺序在第二方向上与第一多路复用部相邻。半导体集成电路还可以包括第二主部、第二从部和第二输出部，第二主部、第二从部和第二输出部被设置为按照此顺序在第二方向上与第二多路复用部相邻。在示例实施例中，第一主部、第一从部和第一输出部可以在第一方向上分别与第二主部、第二从部和第二输出部对齐。根据示例实施例，提供了一种半导体集成电路。所述半导体集成电路可以包括扫描使能(SE)反相器、时钟(CK)反相器、第一位电路和第二位电路。SE反相器可以形成在基底的第一区域上。CK反相器可以形成在基底的第二区域上。CK反相器和SE反相器可以在第一方向上彼此对齐。第一位电路可以形成在第一区域上。第一位电路可以包括第一多路复用部、第一主部、第一从部和第一输出部，第一多路复用部、第一主部、第一从部和第一输出部被设置为按照此顺序在与第一方向基本垂直的第二方向上与SE反相器相邻。第二位电路可以形成在第二区域上。第二位电路可以包括第二多路复用部、第二主部、第二从部和第二输出部，第二多路复用部、第二主部、第二从部和第二输出部被设置为按照此顺序在第二方向上与CK反相器相邻。在示例实施例中，第一多路复用部可以包括第一布线和第一晶体管。第一布线可以连接到SE反相器的电源电压，第一布线和第一晶体管可以共享接触第一布线的源区。在示例实施例本文档来自技高网...

【技术保护点】
一种半导体集成电路，所述半导体集成电路包括：扫描使能反相器和时钟反相器，位于基底上，扫描使能反相器和时钟反相器在第一方向上彼此对齐；第一多路复用部，包括第一布线和第一晶体管，第一布线连接到扫描使能反相器的电源电压部，第一布线和第一晶体管共享接触第一布线的源区；以及第二多路复用部，包括第二布线和第二晶体管，第二布线连接到时钟反相器的电源电压部，第二布线和第二晶体管共享接触第二布线的源区。

【技术特征摘要】
2015.09.10 KR 10-2015-01285291.一种半导体集成电路，所述半导体集成电路包括：扫描使能反相器和时钟反相器，位于基底上，扫描使能反相器和时钟反相器在第一方向上彼此对齐；第一多路复用部，包括第一布线和第一晶体管，第一布线连接到扫描使能反相器的电源电压部，第一布线和第一晶体管共享接触第一布线的源区；以及第二多路复用部，包括第二布线和第二晶体管，第二布线连接到时钟反相器的电源电压部，第二布线和第二晶体管共享接触第二布线的源区。2.根据权利要求1所述的半导体集成电路，其中，时钟反相器在第一方向上设置在扫描使能反相器下方。3.根据权利要求1所述的半导体集成电路，其中，时钟反相器在第一方向上设置在扫描使能反相器上方。4.根据权利要求1所述的半导体集成电路，其中：扫描使能反相器和时钟反相器的电源电压部分别包括第一VDD线和第二VDD线，第一VDD线和第二VDD线中的每条沿与第一方向垂直的第二方向延伸，第一布线与第一VDD线连接，第二布线与第二VDD线连接。5.根据权利要求4所述的半导体集成电路，所述半导体集成电路还包括沿第二方向延伸的地线，其中，扫描使能反相器和时钟反相器与地线连接。6.根据权利要求1所述的半导体集成电路，扫描使能反相器和时钟反相器的电源电压部包括沿第二方向延伸的VDD线，其中，第一布线和第二布线与VDD线连接。7.根据权利要求6所述的半导体集成电路，所述半导体集成电路还包括：第一地线和第二地线，各自沿第二方向延伸，其中，扫描使能反相器与第一地线连接，时钟反相器与第二地线连接。8.根据权利要求1所述的半导体集成电路，其中，时钟反相器和扫描使能反相器形成在基底的区域中，所述区域具有相同的尺寸。9.根据权利要求1所述的半导体集成电路，其中，扫描使能反相器的第一栅极和时钟反相器的第二栅极在第一方向上对齐。10.根据权利要求1所述的半导体集成电路，所述半导体集成电路还包括：第一主部、第一从部和第一输出部，设置为按照此顺序在第二方向上与第一多路复用部相邻；以及第二主部、第二从部和第二输出部，设置为按照此顺序在第二方向上与第二多路复用部相邻。11.根据权利要求10所述的半导体集成电路，其中，第一主部、第一从部和第一输出部在第一方向上分别与第二主部、第二从部和第二输出部对齐。12.一种半导体集成电路，所述半导体集成电路包括：基底，包括用于处理第一位的第一区域和用于处理第二位的第二区域，第二区域在第一方向上位于第一区域下方；扫描使能反相器和时钟反相器，位于基底上，扫描使能反相器和时钟反相器在第一方向上彼此对齐；第一多路复用部，在与第一方向垂直的第二方向上与扫描使能反相器相邻，第一多路复用部包括第一布线和第一晶体管，第一布线连接到扫描使能反相器的电源电压，第一布线和第一晶体管共享接触第一布线的杂质区；以及第二多路复用部，包括第二布线和第二晶体管，第二布线连接到时钟反相器的电源电压，第二布线和第二晶体管共享接触第二布线的杂质区。13.根据权利要求12所述的半导体集成电路，所述半导体集成电路还包括：第一VDD线、第二VDD线和地线，各自沿第二方向延伸，其中，第一VDD线形成在第一区域的上部处，第二VDD线形成在第二区域的下部处，地线形成在第一区域和第二区域之间。14.根据权利要求12所述的半导体集成电路，其中：第一布线连接到第一VDD线和第二VDD线中的与第一布线相邻的一条，第二布线连接到第一VDD线和第二...

【专利技术属性】
技术研发人员：金智谦，李大成，金珉修，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR