半导体集成电路装置及电子设备、电路的控制方法制造方法及图纸

本发明专利技术提供一种半导体集成电路装置及电子设备、电路的控制方法。所述半导体集成电路装置具备：串行信号输入端子，其被输入指令；控制信号输入端子，其被输入控制信号；电路块，其在所述控制信号被激活的情况下，对自身是否通过在所述指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，实施通过所述指令而被指定的动作。

【技术实现步骤摘要】

本专利技术涉及一种内置有串行地输入数据的串行接口电路的半导体集成电路装置(IC),并且还涉及一种使用了这种半导体集成电路装置的电子设备等。技术背景例如，在对被内置于半导体集成电路装置中的储存器等装置进行测试，或者向被内置于半导体集成电路装置中的非易失性储存器写入数据时，为了用较少的输入端子来向半导体集成电路装置输入数据，而使用了串行接口电路。一直以来，被连接于半导体集成电路装置的输入端子的串行接口控制电路基于从外部供给的串行信号，而实施被内置于半导体集成电路装置中的各个宏(具有特定的功能的电路块)的选择以及外部与宏(macro)之间的通信的控制。在该种情况下，串行接口控制电路需要始终掌握通信的状态，以恰当地实施串行接口动作的控制。因此，在对半导体集成电路装置进行设计时，需要预先规定外部与宏之间的串行通信的规范，并基于此来对串行接口控制电路进行设计。但是，在针对每个宏而实施特殊的控制的情况下，存在串行接口控制电路变得复杂从而使设计变得困难，串行通信的时间也会变长等问题。作为关联的技术，在专利文献1中，公开了高效且高精度地对被搭载于嵌入式储存器逻辑集成电路等中的多个DRAM宏单元等进行测试的技术。该半导体集成电路装置搭载有分别具有测试电路的多个宏单元，所述测试电路对被赋予给对应的宏单元的识别号进行识别，并且通过指定识别号从而能够选择性地实施针对所对应的宏单元的功能试验。但是，专利文件1的专利技术以相同的多个宏单元为前提，各宏单元基于共通的接口规范而实施通信。因此，如果宏单元不同则需要重新设计逻辑部(串行接口控制电路)。此外，并没有设想针对多个宏单元中的每个宏单元实施不同的控制的情况。此外，在专利文献2中公开了一种能够容易在短时间内可靠地实施内置的宏单元的观测的半导体集成电路。该半导体集成电路具备：多个宏单元；输入输出部，其与外部端子之间实施由预定的位数构成的测试用数据的输入，并且向外部端子输出从宏单元读取的输出数据，该半导体集成电路还针对每个宏单元而具备测试专用电路(例如移位寄存器)，所述测试专用电路将从输入输出部输入的测试用数据向宏单元供给，并将从宏单元输出的输出用数据向输入输出部传送。但是，在专利文献2的半导体集成电路中，多个宏单元的输入端子或输出端子被串联，每次与外部之间实施通信时，数据都会经由所有的输入端子或输出端子。因此，配线图案会变长。此外，由于需要考虑到通信对象外的宏单元的状态而向作为通信对象的宏单元供给数据，因此宏单元的控制变得复杂。专利文献1：日本特开2001-101900号公报(权利要求1、图5)。专利文献2：日本特开平8-254570号公报(权利要求1、图1)。
技术实现思路
在此，鉴于上述的点，本专利技术的第一目的在于，能够在无需对被包括在半导体集成电路中的各个电路块进行复杂的控制的条件下，高效地与外部之间实施串行接口动作。此外，本专利技术的第二目的在于，提供一种使用了这种半导体集成电路装置的电子设备等。本专利技术的一种观点所涉及的半导体集成电路装置具备：串行信号输入端子，其被输入指令；控制信号输入端子，其被输入控制信号；电路块，其在所述控制信号被激活的情况下，对自身是否通过在所述指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，实施通过所述指令而被指定的动作。本专利技术的其他观点所涉及的半导体集成电路装置具备：电路块，其在使能信号被激活时将忙信号设为激活，并且在使能信号被激活时，对自身是否通过在被输入至串行信号输入端子的指令中所包含的识别码而被选择进行判断，在判断为自身通过识别码而被选择了的情况下，至少在一系列的串行信号被输入的期间内维持忙信号的激活，并且实施通过指令而被指定的动作；
控制电路，其在控制信号被激活时将使能信号设为激活，并且在忙信号被无效时将使能信号设为无效。此外，本专利技术的其他观点所涉及的半导体集成电路装置具备：电路块，其在使能信号被激活时，对自身是否通过在被输入至串行信号输入端子的指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，至少在一系列的串行信号被输入的期间内将忙信号设为激活，并且实施通过指令而被指定的动作；控制电路，其在控制信号被激活时将使能信号设为激活，并且在忙信号被无效时将使能信号设为无效。根据本专利技术的观点，由于只需根据从电路块输出的忙信号而对串行接口动作进行控制即可，因此无需在整个半导体集成电路装置中整合串行通信的规范。因此，能够在无需对各个电路块实施复杂的控制的条件下，高效地与外部之间实施串行接口动作。此外，由于能够针对各个电路块而独立地设定最佳的串行通信的规范，因此也能够进行特殊的控制。而且，由于能够将串行信号的长度设为所必需的最小限度，因此能够缩短串行通信的时间。也可以采用如下的方式，即，电路块在判断为通过识别码而被选择了的情况下，在一系列的串行信号被输入的期间经过之后将忙信号设为无效。在该种情况下，与半导体集成电路装置实施通信的外部电路能够确认电路块已经获取了一系列的串行信号的情况，并迅速地向逻辑电路或其他的电路块的控制转移。或者，也可以采用如下的方式，即，电路块在判断为通过识别码而被选择了的情况下，在通过指令而被指定的动作结束之后将忙信号设为无效。在该种情况下，与半导体集成电路装置实施通信的外部电路能够确认电路块已结束了动作的情况，并使该电路块实施下一个动作。或者，也可以采用如下的方式，即，电路块在判断为通过识别码而被选择了的情况下，在使能信号被激活时，对自身是否通过在被输入至串行信号输入端子的第二指令中所包含的第二识别码而被选择进行判断，在判断为未通过第二识别码而被选择的情况下，将忙信号设为无效。在该种情况下，与半导体集成电路装置实施通信的外部电路能够将地址、数据向同一电路块反复发送。也可以采用如下的方式，即，半导体集成电路装置具备多个电路块，多个电路块在各自的使能信号被激活时，对是否通过识别码而被选择进行判断，
在判断为通过识别码而被选择了的情况下，至少在一系列的串行信号被输入的期间内将各自的忙信号设为激活，并且实施通过指令而被指定的动作，控制电路在多个电路块内的任意一个电路块将忙信号设为激活时，将向其他的电路块供给的使能信号设为无效。在该种情况下，能够使未被选择的电路块的动作停止。此外，也可以采用如下的方式，即，控制电路在通常动作模式下不会检测到控制信号的激活。在该种情况下，能够防止在通常动作模式下，半导体集成电路装置错误地转变为实施电路块的测试的测试模式的情况。例如，也可以采用如下的方式，即，半导体集成电路装置还具备控制信号生成电路，所述控制信号生成电路在被施加于信号输入端子上的电位与高电位侧的电源电位之差大于预定的值，或者低电位侧的电源电位与被施加于信号输入端子上的电位之差大于预定的值时，将控制信号设为激活。在此情况下，即使不新设控制信号输入端子，仅通过对被施加于现有的信号输入端子上的电位进行控制，便能够使半导体集成电路装置转变为测试模式。或者，也可以采用如下的方式，即，半导体集成电路装置还具备控制信号生成电路，所述控制信号生成电路在所施加的电源电压大于预定的值时，将控制信号设为激活。在该种情况下，即使不新设控制信号输入端子，仅通过对电源电压进行控制，本文档来自技高网...

【技术保护点】
一种半导体集成电路装置，具备：串行信号输入端子，其被输入指令；控制信号输入端子，其被输入控制信号；电路块，其在所述控制信号被激活的情况下，对自身是否通过在所述指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，实施通过所述指令而被指定的动作。

【技术特征摘要】
2015.03.16 JP 2015-0517691.一种半导体集成电路装置，具备：串行信号输入端子，其被输入指令；控制信号输入端子，其被输入控制信号；电路块，其在所述控制信号被激活的情况下，对自身是否通过在所述指令中所包含的识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，实施通过所述指令而被指定的动作。2.如权利要求1所述的半导体集成电路装置，其中，还具备控制电路，所述电路块在使能信号被激活时将忙信号设为激活，并且在所述使能信号被激活时，对自身是否通过所述识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，至少在一系列的串行信号被输入的期间内维持所述忙信号的激活，并且实施通过所述指令而被指定的动作，所述控制电路在所述控制信号被激活时将所述使能信号设为激活，并且在所述忙信号被无效时将所述使能信号设为无效。3.如权利要求1所述的半导体集成电路装置，其中，还具备控制电路，所述电路块在使能信号被激活时，对自身是否通过所述识别码而被选择进行判断，在判断为自身通过所述识别码而被选择了的情况下，至少在一系列的串行信号被输入的期间内将忙信号设为激活，并且实施通过所述指令而被指定的动作，所述控制电路在所述控制信号被激活时将所述使能信号设为激活，并且在所述忙信号被无效时将所述使能信号设为无效。4.如权利要求2或3所述的半导体集成电路装置，其中，所述电路块在判断为自身通过所述识别码而被选择了的情况下，在一系列的串行信号被输入的期间经过之后将所述忙信号设为无效。5.如权利要求2或3所述的半导体集成电路装置，其中，所述电路块在判断为自身通过所述识别码而被选择了的情况下，在通过所述指令而被指定的动作结束之后将所述忙信号设为无效。6.如权利要求2或3所述的半导体集成电路装置，其中，所述电路块在判断为...

【专利技术属性】
技术研发人员：德田泰信，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：日本;JP