集成肖特基二极管的SiCJFET器件及其制作方法技术

本发明专利技术公开了集成肖特基二极管的SiC JFET(结型场效应晶体管)器件，其有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n‑漂移层、左右对称设置的两个p+阱层、n沟道层、n沟道层两侧左右对称设置的两个p+区、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，栅极设置在原胞结构左右两侧的中部p+区上方，肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方无肖特基接触。本申请提出了集LJFET与VJFET于一体的，并且集成了肖特基二极管的SiC JFET器件，并提供了制作方法。

Integrated Schottky diode SiCJFET device and manufacturing method thereof

The present invention discloses integrated Schottky diode SiC JFET (junction field effect transistor) device, the original cell structure of the active region from the bottom to the top is a drain, SiC substrate, buffer layer, n layer, drift symmetrical set of two p+ well layer, N channel layer, N channel layer two side symmetrical set of two p+, from left to right are symmetrically arranged in p+ District, n++ District, p+ District, p+ District, n++ district and p+ District, from left to right: symmetrical source, gate, contact Schottky, gate and source; source set cell in the structure around the top of p+ area and n++ area on both sides of the adjacent gate, is arranged above the central region of p+ cell structure on both sides of the contact set in the central part of Schottky n over the central cell structure of the active region, the cell structure in other parts of the N region above the Schottky contact. The application provides a set of LJFET and VJFET in one, and integrate SiC JFET devices Schottky diode, and provides a method of making.

【技术实现步骤摘要】
集成肖特基二极管的SiCJFET器件及其制作方法
本专利技术属于半导体领域，具体涉及一种集成肖特基二极管的SiCJFET器件及其制作方法。
技术介绍
相比于SiCMOSFET受栅介质性能和可靠性的影响，SiCJFET因无MOS栅结构，具有更高的鲁棒性。已经有报道显示SiCJFET在500℃的结温下能够正常工作10000小时。这是目前SiC甚至是宽禁带半导体功率器件在高温应用方面的最高报道，体现了SiC器件极其优越的耐高温性能。相比之下，MOSFET的高温应用目前还没有超过250℃。目前，比较常见的JFET有两种，横向沟道的LJFET和垂直沟道的VJFET。LJFET因是横向沟道器件，不适用于高压大功率应用，一般用于SiCIC电路。而VJFET是纵向器件，适合于高压大电流的应用场景。当前的功率JFET器件多为沟槽结构VJFET，如专利US7763506，CN200580023029.0，CN201310187771.1等中公开的VJFET。现有技术中的VJFET基本原胞结构如图1所示，通过控制栅电极电压，调节台面两侧pn结耗尽区宽度，夹断沟道，实现对器件的开关操作。台面宽度的大小根据阈值电压设计。沟槽结构JFET的工艺难度比较大，特别是沟槽的刻蚀，沟道宽度的控制以及由此带来的阈值电压的一致性控制等都非常困难。另外，在很多的应用情况，如在全桥应用中，晶体管需要反并联一个续流二极管一起工作，如目前常用的硅IGBT模块，都反并联了快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度，同时也有效的降低了芯片成本。
技术实现思路
针对现有技术中存在的问题，本专利技术的目的在于提供一种集成肖特基二极管的SiCJFET器件，其有效解决了现有技术中存在的问题。本专利技术的另一目的在于提供一种制作集成肖特基二极管的SiCJFET器件的方法。为实现上述目的，本专利技术采用以下技术方案：集成肖特基二极管的SiCJFET器件，所述SiCJFET器件有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n-漂移层、左右对称设置的两个p+阱层、n沟道层、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；其中，所述源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，所述栅极设置在原胞结构左右两侧的中部p+区上方，所述肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方是介质和栅极互联金属。进一步，所述源极与所述p+阱层电连接。进一步，所述源极与所述肖特基二极管电连接。进一步，所述SiCJFET器件有源区中部分原胞结构的部分中间n区上部无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。进一步，原胞的平面结构是矩形、条形或六角形，肖特基二极管分布在源区周围的所有边上或部分边上。进一步，所述SiCJFET器件集成的肖特基二极管是不带场板结构或部分金属在介质上部的场板结构。一种制作集成肖特基二极管的SiCJFET器件的方法，所述方法包括如下步骤：1)在外延材料上做上掩膜，然后进行离子注射直至形成左右对称的两个p+阱层，之后去除掩膜；2)利用二次外延的方式形成LJFET的沟道；3)分别制作掩膜，用离子注入的方式分别形成源极n++和p+区、栅极p+区；4)再进行离子注入，形成源极与p+阱层互联的p+区，同时也形成场限环形式的p+环结终端结构；然后进行高温退火，激活注入的离子；5)进行牺牲氧化，去掉表面的一层SiC层；再进行热氧化，表面生长一层SiO2层进行钝化保护；在源电极窗口和栅电极窗口分别腐蚀掉SiO2层，淀积欧姆接触金属，进行退火，形成欧姆接触；6)使用光刻、腐蚀工艺去除肖特基接触窗口上的介质；淀积金属，并用光刻、腐蚀工艺去除肖特基接触窗口和栅互联窗口区域以外的金属，并且这两个窗口不连通；然后进行快速退火，在肖特基窗口上与SiC形成肖特基接触，在栅互联窗口形成原胞之间栅极的互联；7)淀积厚钝化层，并在源极、肖特基电极区域、栅电极压块区域开窗口；8)做上厚的电极金属，肖特基电极和源极互联在一起为同一块压块金属，形成所有原胞的肖特基电极和源极的互联，并与栅电压块隔离；便于器件应用时的封装。进一步，步骤1)中的在外延材料上做的掩膜为SiO2掩膜。进一步，步骤3)中制作掩膜的为光刻胶或介质，n++区注入的为N或P离子，p+区注入的为Al离子。进一步，步骤4)中高温退火前在器件表面淀积一层碳层进行保护，退火后用等离子体刻蚀或热氧化的方式去除该碳层。进一步，步骤5)中热氧化生长的SiO2层的厚度为10-100nm。进一步，步骤6)中肖特基接触窗口上沉积的金属为Ti、或Ti/Al，Ti/Ni两层金属或多层金属，最下层金属为Ti。本专利技术具有以下有益技术效果：本申请针对当前SiCVJFET器件的问题，和使用时需要反并联二极管的不足；提出了集LJFET与VJFET与一体的，并且集成了具有高浪涌能力的肖特基二极管的SiCJFET器件，并提供了制作方法。本申请的原胞结构可以是矩形、条形或六角形等多种结构，肖特基二极管可以是分布在源区周围的所有边上，如图3a所示；也可以是部分边上，如图3b所示。原胞的部分区域截面图AA'如图2a、2b所示，中间区域有肖特基接触；原胞的其他部分区域截面图BB'如图2c所示，中间区域无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。结终端结构可以是场限环结构、JTE结构或其他结构。集成了LJFET结构与VJFET结构，利用LJFET结构的栅电极控制横向沟道的导通和耗尽，再通过纵向JFET区进行导电。源极与P+阱电学相连，在器件高反向偏置电压下可以有效耗尽纵向导电JFET区，改善器件的耐压能力。同时也降低了肖特基区域的电场强度，增加了肖特基二极管的耐压性能。原胞中集成了一个肖特基二极管，肖特基二极管与源电极电学相连，同时肖特基二极管的P+区也部分的直接与P+阱电学相连。在浪涌条件下，P+区及P+阱的空穴大量注入到漂移区，大大减少了导通电阻，因此能够极大地提高肖特基二极管的浪涌能力。JFET与肖特基二极管构成反并联的电路结构，实现了在一个芯片内的集成。可以有效增加器件的功率密度和可靠性，减少封装的模块或系统的体积和费用。附图说明图1为现有技术中SiCVJFET结构；图2a为本专利技术的JFET器件的原胞平面结构示意图；图2b为本专利技术的JFET器件的另一实施例的原胞平面结构示意图；图2c为本专利技术的JFET器件的电路图；图3a为本专利技术的JFET器件的原胞结构(中间n区有肖特基接触，即图2a或2b中截面AA’部分)的结构示意图；图3b为本专利技术的JFET器件的另一实施例的原胞结构(中间n区有肖特基接触带场板，即图2a或2b中截面AA’部分)的结构示意图；图3c为本专利技术的JFET器件的原胞结构(中间n区无肖特基接触，即图2a或2b中截面BB’部分)的结构示意图；图4为本专利技术的JFET器件制作过程中形成p+阱层后的结构示意图；图5为本专利技术的JFET器件制作过程中形成LJFET沟道后的结构示意图；图6为本专利技术的JFET器件制作过程中形成源极n++和p+区、栅极p+区后的本文档来自技高网...

【技术保护点】
集成肖特基二极管的SiC JFET器件，其特征在于，所述SiC JFET器件有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n‑漂移层、左右对称设置的两个p+阱层、n沟道层、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；其中，所述源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，所述栅极设置在原胞结构左右两侧的中部p+区上方，所述肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方是介质和栅极互联金属。

【技术特征摘要】
1.集成肖特基二极管的SiCJFET器件，其特征在于，所述SiCJFET器件有源区的原胞结构从下至上依次为漏极、SiC衬底、buffer层、n-漂移层、左右对称设置的两个p+阱层、n沟道层、从左至右依次对称设置的p+区，n++区，p+区，p+区，n++区和p+区、从左至右依次对称设置的源极，栅极，肖特基接触，栅极和源极；其中，所述源极设置在的原胞结构左右两侧相邻的p+区和n++区上方，所述栅极设置在原胞结构左右两侧的中部p+区上方，所述肖特基接触设置在有源区中原胞结构的部分中部n区上方，在原胞结构中其他部分n区上方是介质和栅极互联金属。2.根据权利要求1所述的集成肖特基二极管的SiCJFET器件，其特征在于，所述源极与所述p+阱层电连接。3.根据权利要求1所述的集成肖特基二极管的SiCJFET器件，其特征在于，所述源极与所述肖特基二极管电连接。4.根据权利要求1所述的集成肖特基二极管的SiCJFET器件，其特征在于，所述SiCJFET器件有源区中部分原胞结构的部分中间n区上部无肖特基接触，而是介质，在介质上方淀积金属形成原胞之间栅极互联金属。5.根据权利要求1所述的集成肖特基二极管的SiCJFET器件，其特征在于，原胞的平面结构是矩形、条形或六角形，肖特基二极管分布在源区周围的所有边上或部分边上。6.根据权利要求1所述的集成肖特基二极管的SiCJFET器件，其特征在于，所述SiCJFET器件集成的肖特基二极管是不带场板结构或部分金属在介质上部的场板结构。7.一种制作权利要求1-6任一所述的集成肖特基二极管的SiCJFET器件的方法，其特征在于，所述方法包括如下步骤：1)在外延材料上做上掩膜，然后...

【专利技术属性】
技术研发人员：倪炜江，
申请(专利权)人：北京世纪金光半导体有限公司，
类型：发明
国别省市：北京,11