晶片级无源器件的集成制造技术

本公开描述了一种半导体器件，该半导体器件包括利用位于第一基板上的第一组无源器件(例如，电感器)(102)耦合到第一半导体基板(100)的集成电路(500)。第二半导体基板(200)可利用第二组无源器件(例如，电容器)(202)耦合到第一基板。基板中的互连器(104)可允许在基板和集成电路之间互连。无源器件可用于向集成电路提供电压调节。基板和集成电路可利用金属覆膜(106,502)来耦合。

Integration of wafer level passive devices

This disclosure describes a semiconductor device, the semiconductor device includes a first set of passive devices in the first substrate (e.g., inductors) (102) coupled to the first semiconductor substrate (100) integrated circuit (500). The second semiconductor substrate (200) can be coupled to the first substrate using a set of passive devices (e.g., capacitors) (202) (). An interconnect (104) in the substrate allows interconnection between the substrate and the integrated circuit. Passive devices may be used to provide voltage regulation to integrated circuits. The substrate and the integrated circuit can be coupled with a metal coating (106502).

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1.
本文所述实施方案涉及用于实现半导体器件中电源调节的系统和方法。更具体地，本文所述实施方案涉及具有用于电压调节的集成无源器件的半导体器件。2.相关领域的描述电力传送与功率节省越来越成为片上系统(SoC)器件、中央处理单元(CPU)和图形处理单元(GPU)的集成电路器件性能调节的考虑因素。更快速地将电力传送至设备可提高设备的速度和功率，同时通过在功率转变(例如，设备的通电/断电)期间降低损耗来节省功率。在未开发出更高效的电力传送和功率节省系统或技术的情况下，进一步的性能调节可能是有限的。因此，针对进一步的性能调节正在开发用于在集成电路芯片上或附近包含电压调节部件(例如，无源器件，诸如电感器和/或电容器)的方法和系统。已开发出的一种在集成电路芯片上集成电压调节的方法为在用于制造芯片的工艺期间在芯片上形成电压调节部件(例如，在用于形成集成电路的CMOS工艺期间形成电感器和电容器)。然而，在CMOS工艺期间形成电感器和电容器需要可能增加成本、额外处理时间、需更多掩模和/或更多器件的复杂过程。由于在CMOS工艺期间在集成电路芯片上形成电感器和电容器涉及的复杂性，因此这种集成电路芯片的产量损失可能很高，这就导致额外的制造时间和成本。另外，由于电感器和电容器是在CMOS工艺期间形成的，因此电感器和电容器的规格受限于CMOS工艺参数。针对在集成电路芯片上或附近包含电压调节部件所开发的另一方法为通过集成电路芯片提供封装的分立电感器和电容器。然而，提供封装的电感器和电容器可能需要用于部件的大量固定空间，涉及困难的物理布线，并且在电力上无法应对电损耗。专利技术内容在某些实施方案中，半导体器件包括耦合到第一半导体基板的集成电路。集成电路和第一基板可利用形成在集成电路和第一基板上的金属覆膜(metallization)来耦合。第一基板可包括位于基板上的第一组无源器件(例如，电感器)。第二半导体基板可被耦合到第一基板，使得第一基板位于集成电路和第二基板之间。第一基板和第二基板可利用形成在第一基板和第二基板上的金属覆膜来耦合。第二基板可包括第二组无源器件(例如，电容器)。在一些实施方案中，电绝缘材料填充在集成电路和第一基板之间围绕金属覆膜以及在第一基板和第二基板之间围绕金属覆膜的空间。在某些实施方案中，基板包括提供基板和集成电路之间互连的互连器。这些互连器可连接无源器件和集成电路以提供用于集成电路的电压调节。在一些实施方案中，将柱耦合到集成电路的位于第一基板和第二基板的周边上的有源表面。柱可提供到集成电路上输入/输出端子的直接连接。因此，来自集成电路的输入/输出可直接出现，而无需利用无源器件穿过基板进行布线。附图说明当与附图结合时，参考根据本公开所述实施例的目前优选的但仅为示例性的实施方案的以下详细描述，将更充分地理解本公开所述实施例的方法与装置的特征和优点，在该附图中：图1示出了具有无源器件和互连器形成在其上的半导体基板的实施方案的横截面侧视图图示。图2示出了具有无源器件和互连器形成在其上的半导体基板的另一实施方案的横截面侧视图图示。图3示出了形成在半导体基板上的金属覆膜的实施方案的横截面侧视图图示。图4示出了形成在半导体基板上的金属覆膜的另一实施方案的横截面侧视图图示。图5示出了具有耦合到集成电路的金属覆膜的半导体基板的实施方案的横截面侧视图图示。图6示出了耦合到集成电路的半导体基板的实施方案的横截面侧视图图示。图7示出了耦合到集成电路的半导体基板的实施方案的横截面侧视图图示，其中电绝缘材料填充基板和集成电路之间间隙并且基板的一部分被移除。图8示出了耦合到基板(该基板耦合到集成电路)的半导体基板的实施方案的横截面侧视图图示。图9示出了耦合到基板(该基板耦合到集成电路)的半导体基板的实施方案的横截面侧视图图示，其中电绝缘材料填充基板之间的空间。图10示出了半导体器件的实施方案的横截面侧视图图示。图11示出了具有分隔线的半导体基板的实施方案的横截面侧视图图示。图12示出了具有分隔线的半导体基板的另一实施方案的横截面侧视图图示。图13示出了集成电路的实施方案的横截面侧视图图示，其中柱耦合到位于集成电路的周边部分上的金属覆膜。图14示出了集成电路的实施方案的横截面侧视图图示，其中柱和半导体基板耦合到集成电路。图15示出了集成电路的实施方案的横截面侧视图图示，其中柱和半导体基板耦合到集成电路并且基板的一部分和柱被移除。图16示出了集成电路的实施方案的横截面侧视图图示，其中柱和半导体基板耦合到集成电路、另一半导体基板耦合到半导体基板并且柱延伸部耦合到柱。图17示出了集成电路的实施方案的横截面侧视图图示，其中柱和半导体基板耦合到集成电路、另一半导体基板耦合到半导体基板并且柱延伸部耦合到由电绝缘材料包围的柱。图18示出了集成电路的实施方案的横截面侧视图图示，其中柱和半导体基板耦合到集成电路、另一半导体基板耦合到半导体基板并且柱延伸部耦合到柱，其中另一半导体基板的一部分和柱延伸部被移除。图19示出了半导体器件的另一实施方案的横截面侧视图图示。尽管本公开所述的实施方案可受各种修改形式和替代形式的影响，但其具体实施方案在附图中以举例的方式示出并在本文详细描述。附图可能不是按比例的。应当理解，附图和对其的详细描述并非旨在将本专利技术限制于所公开的具体形式，相反，本专利技术旨在涵盖落入到所附权利要求的实质和范围内的所有修改形式、等价形式和替代形式。具体实施方式图1示出了具有无源器件和互连器形成在其上的半导体基板的实施方案的横截面侧视图图示。基板100可为半导体基板，诸如但不限于硅基板或硅晶片。在某些实施方案中，无源器件102形成在基板100上或该基板中。在某些实施方案中，无源器件102为电感器。例如，无源器件102可为薄膜电感器。在某些实施方案中，互连器104形成于基板100中。互连器104可为形成于基板100中的填充有导电材料(例如，如铜之类的金属)的部分通路或其他三维互连器。例如，互连器104可为基板100中的铜柱或铜/焊锡柱。无源器件102和/或互连器104可在基板100中具有所选择的最大深度。所选择的最大深度可允许在随后的基板100处理期间使无源器件102和/或互连器104的部分暴露(例如，在移除基板的底部部分之后暴露)。图2示出了具有无源器件和互连器形成在其上的半导体基板的另一实施方案的横截面侧视图图示。基板200可为半导体基板，诸如但不限于硅基板或硅晶片。在某些实施方案中，无源器件202形成在基板200上或该基板中。在某些实施方案中，无源器件202为电容器。例如，无源器件202可为沟道式电容器。在某些实施方案中，互连器104形成于基板200中。无源器件202和/或互连器104可在基板200中具有所选择的最大深度。所选择的最大深度可允许在随后的基板200处理期间使无源器件202和/或互连器104的部分暴露(例如，在移除基板的底部部分之后暴露)。图3示出了形成在基板100上的金属覆膜106的实施方案的横截面侧视图图示。图4示出了形成在基板200上的金属覆膜106的实施方案的横截面侧视图图示。在一些实施方案中，金属覆膜106包括图案化在基板100的表面和/或基板200的表面上的金属膜。例如，金属覆膜10本文档来自技高网...

【技术保护点】
一种半导体器件，包括：集成电路；第一半导体基板，所述第一半导体基板利用第一金属覆膜耦合到所述集成电路的有源表面，其中所述第一半导体基板包括第一组无源器件和穿过所述第一半导体基板的第一组互连器；和第二半导体基板，所述第二半导体基板利用第二金属覆膜耦合到所述第一半导体基板，其中所述第二半导体基板包括第二组无源器件和穿过所述第二半导体基板的第二组互连器。

【技术特征摘要】
【国外来华专利技术】2014.09.29 US 62/056,711;2015.01.21 US 14/601,6231.一种半导体器件，包括：集成电路；第一半导体基板，所述第一半导体基板利用第一金属覆膜耦合到所述集成电路的有源表面，其中所述第一半导体基板包括第一组无源器件和穿过所述第一半导体基板的第一组互连器；和第二半导体基板，所述第二半导体基板利用第二金属覆膜耦合到所述第一半导体基板，其中所述第二半导体基板包括第二组无源器件和穿过所述第二半导体基板的第二组互连器。2.根据权利要求1所述的器件，还包括填充围绕所述第一金属覆膜并位于所述第一半导体基板和所述集成电路之间的空间的电绝缘材料。3.根据权利要求1所述的器件，还包括填充围绕所述第二金属覆膜并位于所述第二半导体基板和所述第一半导体基板之间的空间的电绝缘材料。4.根据权利要求1所述的器件，还包括一个或多个柱，所述一个或多个柱耦合到在所述第一半导体基板和所述第二半导体基板的周边上所述集成电路的所述有源表面，其中所述柱提供用于所述集成电路的输入/输出端子。5.根据权利要求1所述的器件，其中所述第一半导体基板包括位于耦合到所述第二半导体基板的所述第一半导体基板的表面处的重新分布层，并且其中所述重新分布层将位于所述重新分布层的第一侧上的连接部重新分布到位于所述重新分布层的第二侧上的水平移位的连接部。6.根据权利要求1所述的器件，其中所述第一组互连器中的至少一些将所述第一金属覆膜互连到所述第二金属覆膜。7.一种用于形成半导体器件的方法，包括：将位于第一半导体基板的上表面上的第一金属覆膜耦合到位于集成电路的有源表面上的第二金属覆膜，其中所述第一半导体基板包括形成在所述第一半导体基板上的第一组无源器件和第一组互连器，所述第一金属覆膜耦合到所述第一组无源器件中的至少一些和所述第一组互连器中的至少一些，并且其中所述第二金属覆膜包括对应于所述第一金属覆膜的图案的图案；移除所述第一半导体基板中的至少一些以使所述第一组互连器中的至少一些暴露在所述第一半导体基板的下表面上；在所述第一半导体基板的所述下表面上形成第三金属覆膜；将位于第二半导体基板的上表面上的第四金属覆膜耦合到位于所述第一半导体基板的所述下表面上的所述第三金属覆膜，其中所述第二半导体基板包括形成在所述第二半导体基板上的第二组无源器件和第二组互连器，所述第四金属覆膜耦合到所述第二组无源器件中的至少一些和所述第二组互连器中的至少一些，并且其中所述第四金属覆膜包括对应于所述第三金属覆膜的图案的图案；以及移除所述第二半导体基板中的至少一些以使所述第二组互连器中的至少一些暴露在所述第二半导体基板的下表面上。8.根据权利要求7所述的方法，还包括用第一电绝缘材料...

【专利技术属性】
技术研发人员：翟军，
申请(专利权)人：苹果公司，
类型：发明
国别省市：美国;US