数据输出电路、包括其的半导体存储装置及其操作方法制造方法及图纸

一种数据输出电路，可以包括：第一节点，接收第一选通信号；第二节点，接收第二选通信号；输入控制单元，被耦接至第一节点和第二节点，以及响应于读取命令来接收从通过半导体存储装置的第一路径传输的单个选通信号产生的第一选通信号和从半导体存储装置的第二路径传输的所述单个选通信号产生的第二选通信号，基于第一选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二输入控制信号。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2014年12月5日提交给韩国知识产权局的申请号为10-2014-0174446的韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的实施例总体涉及一种集成电路，更具体地，在一个或更多个实施例中涉及一种数据输出电路、包括该数据输出电路的半导体存储装置及其操作方法。
技术介绍
当半导体存储装置响应来自对应的存储控制器的读取命令时，响应于地址信号不仅可以从单一单元块读出数据位，还可以从多个单元块中读出数据位。提供多个单元块(例如，存储体)以同时工作于不同的请求。当从多个单元块读出数据位时，数据位可以通过由多个单元块共享的全局输入/输出线传送至管型锁存单元。在半导体存储装置中，地址选通信号可以用于激活特定地址，而数据选通信号可以用于捕获数据信号。选通信号可以响应于读取命令而由每个单元块的列信号产生。与突发长度(bustlength)相对应的数据选通信号可以响应于选通信号而产生，以及通过全局输入/输出线传输的数据可以同步于数据选通信号而被临时储存在管型锁存单元中。储存在管型锁存单元中的数据可以响应于输出选通信号而输出。为了无误地读出数据，经由全局输入/输出线的数据传输的时序与数据选通信号产生的时序之间的裕度可以被认为是重要因素。
技术实现思路
在一个实施例中，一种数据输出电路可以包括：第一节点，被配置为接收第一选通信号；第二节点，被配置为接收第二选通信号；以及输入控制单元，被耦接至第一节点和第二节点，其中，输入控制单元响应于读取命令来接收从通过半导体存储装置的第一路径传输的单个选通信号产生的第一选通信号和从半导体存储装置的第二路径传输的所述单个选通信号产生的第二选通信号，基于第一选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二输入控制信号。在一个实施例中，一种半导体存储装置可以包括：核心区，包括多个单元块；以及外围区，包括数据输出电路，其中，数据输出电路可以响应于读取命令来接收从通过第一路径传输的单个选通信号产生的第一选通信号和从半导体存储装置的第二路径传输的所述单个选通信号产生的第二选通信号，基于第一选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二输入控制信号。在一个实施例中，一种包括具有多个单元块的核心区和具有数据输出电路的外围区的半导体存储装置的操作方法可以包括步骤：响应于读取命令来接收从通过第一路径传输的单个选通信号产生的第一选通信号和从第二路径传输的所述单个选通信号产生的第二选通信号；以及基于第一选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二输入控制信号。以下在名称为“具体实施方式”的部分中描述这些和其他特征、方面和实施例。附图说明结合附图从下面的详细说明将更清楚地理解实施例的以上和其他方面、特征和优点。在附图中：图1是根据一个实施例的半导体存储装置的配置图；图2是根据一个实施例的数据输出电路的配置图；图3是根据一个实施例的管型锁存单元的示例性示图；图4是根据一个实施例的输入控制单元的配置图；图5是根据一个实施例的输入控制单元的电路图；图6是根据一个实施例的数据输出时序图；以及图7是根据一个实施例的电子系统的配置图。具体实施方式将参照附图来更详细地描述示例性实施例。在本文中参照剖面图(其是示例性实施例的示意图)(包括中间结构)来描述示例性实施例。照此，可以预期由于例如制造技术和/或容差的差别而引起的图示在形状上的变化。因此，实施例不应被解释为局限于本文示出的特定形状，而是可以包括变型。在附图中，为了清楚起见，层和区域的长度和尺寸可以被夸大。附图中的相同的附图标记指代相同的元件。还应理解的是，当一层被称为在另一层或衬底“上”时，其能够直接位于另一层或衬底上，或者也可以存在中间层。还应注意的是，在本说明书中，“连接/耦接”是指一个组件直接或通过中间组件间接地连接/耦接到另一个组件。此外，只要未以其它方式具体提及，则单数形式可以包括复数形式，反之亦然。在本文中参照为示意图的剖面图和/或平面图来描述实施例。然而，实施例不应被解释为局限于此。虽然将示出并描述一些实施例，但是将理解的是，可以在这些示例性实施例中做出改变。图1是根据一个实施例的半导体存储装置的配置图。半导体存储装置10可以包括核心区110和外围区120。核心区110可以包括多个单元块111-1、111-2、111-3、111-4。每个单元块111-1、111-2、111-3、111-4可以包括行控制单元113-1、113-2、113-3、113-4中的一个和列控制单元115-1、115-2、115-3、115-4中的一个。单元块111可以包括耦接至字线(未示出)和位线(未示出)的多个单位存储单元。行控制单元113可以接收行地址并且将其解码。行控制单元113可以根据行地址来选择多个字线中的一个。列控制单元115可以接收列地址并且将其解码。列控制单元115可以根据列地址来选择多个位线中的一个。外围区120可以包括数据输出电路121和用于控制核心区110、命令字解码器(未示出)、电源电路(未示出)和输入/输出焊盘(未示出)的操作的控制电路。在一个实施例中，单元块111-1、111-2、111-3、111-4可以构成核心区110。核心区110可以具有半单元块结构。例如，核心区110可以具有左单元块111-1和111-2以及右单元块111-3和111-4。左单元块111-1和111-2可以包括上块111-1和下块111-2，以及右单元块111-3和111-4可以包括上块111-3和下块111-4。在一个实施例中，当从左单元块111-1和111-2读出数据时，可以同时读取储存在上块111-1中的数据和储存在下块111-2中的数据以加速读取操作。当从左单元块111-1和111-2读出数据时，从上块111-1读取的第一数据D1可以通过第一全局输入/输出线GIO1被传送至数据输出电路121，而从下块111-2读取的第二数据D2可以通过第二全局输入/输出线GIO2被传送至数据输出电路121。在选通信号发生单元(未示出)中产生的选通信号可以在经由上块111-1的列控制单元115-1传输时被延迟。在经由上块111-1的列控制单元115-1传输时被延迟而产生的延迟选通信号可以被称为第一选通信号STB1，并且可以被传送至数据输出电路121。选通信号也可以经由本文档来自技高网...

【技术保护点】
一种数据输出电路，包括：第一节点，被配置为接收第一选通信号；第二节点，被配置为接收第二选通信号；以及输入控制单元，被耦接至第一节点和第二节点，其中，输入控制单元响应于读取命令来接收从通过半导体存储装置的第一路径传输的单个选通信号产生的第一选通信号和从半导体存储装置的第二路径传输的所述单个选通信号产生的第二选通信号，基于第一选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二输入控制信号。

【技术特征摘要】
2014.12.05 KR 10-2014-01744461.一种数据输出电路，包括：
第一节点，被配置为接收第一选通信号；
第二节点，被配置为接收第二选通信号；以及
输入控制单元，被耦接至第一节点和第二节点，其中，输入控制单元响应于读取命
令来接收从通过半导体存储装置的第一路径传输的单个选通信号产生的第一选通信号和
从半导体存储装置的第二路径传输的所述单个选通信号产生的第二选通信号，基于第一
选通信号和第二选通信号来产生第一输入控制信号，以及基于第二选通信号来产生第二
输入控制信号。
2.根据权利要求1所述的数据输出电路，其中，半导体存储装置包括多个单元块，
以及数据输出电路还包括：
多路复用单元，被配置为接收通过第一单元块的第一全局输入/输出线传输的第一数
据和通过第二单元块的第二全局输入/输出线传输的第二数据；以及
管型锁存单元，被配置为响应于第一输入控制信号来储存第一数据，以及响应于第
二输入控制信号来储存第二数据。
3.根据权利要求2所述的数据输出电路，其中，单元块被划分为上块和下块，以及
第一单元块是上块，而第二单元块是下块。
4.根据权利要求1所述的数据输出电路，其中，半导体存储装置包括被划分为上块
和下块的单元块，第一选通信号通过与上块关联的第一路径传输，而第二选通信号通过
与下块关联的第二路径传输。
5.根据权利要求1所述的数据输出电路，其中输入控制单元响应于输入/输出模式信
号来产生第一输入控制信号和第二输入控制信号。
6.一种半...

【专利技术属性】
技术研发人员：郑夏俊，朴基天，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR