具有不均匀栅极结构的鳍式场效应晶体管（FinFET）器件结构及其形成方法技术

本发明专利技术实施例提供了一种FinFET器件结构。FinFET器件结构包括：形成在衬底上方的隔离结构和形成在衬底上方的鳍结构。FinFET器件结构包括形成在鳍结构上方的第一栅极结构和第二栅极结构，并且第一栅极结构在平行于鳍结构的方向上具有第一宽度，第二栅极结构在平行于鳍结构的方向上具有第二宽度，并且第一宽度小于第二宽度。第一栅极结构包括具有第一高度的第一功函数层。第二栅极结构包括具有第二高度的第二功函数层以及第一高度和第二高度之间的差距介于从约1nm至约6nm的范围内。本发明专利技术实施例涉及具有不均匀栅极结构的鳍式场效应晶体管(FinFET)器件结构及其形成方法。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2015年5月22日提交的标题为“Fin field effect transistor(FinFET)device structure with uneven gate structure and method for forming the same”的美国临时专利第62/165,569号的优先权，其全部内容通过引用结合于此作为参考。本申请也涉及以下共同代决和共同转让的专利申请：于2015年5月15日提交的标题为“Semiconductor structure with unleveled gate structure and method for forming the same”的美国第14/713,517号，其全部内同通过引用结合于此作为参考。
本专利技术实施例涉及具有不均匀栅极结构的鳍式场效应晶体管(FinFET)器件结构及其形成方法。
技术介绍
半导体器件用于各种电子应用中，诸如个人电脑、手机、数码相机和其他电子设备。通常通过在半导体衬底上方依次沉积绝缘或介电层、导电层和半导体材料层，并且使用光刻图案化各个材料层以在半导体衬底上方形成电路组件和元件来制造半导体器件。通常在单个半导体晶圆上制造许多集成电路，并且通过沿着划线在集成电路之间锯切来分割晶圆上的单独的管芯。例如，通常以多芯片模式或以其他封装类型来单独地封装单独的管芯。随着半导体产业已步入到纳米技术工艺节点以追求更高的器件密度、更高的性能以及更低的成本，来自制造和设计问题的挑战已引起了诸如鳍式场效应晶体管(FinFET)的三维设计的发展。利用从衬底延伸的薄垂直 “鳍”(或鳍结构)制造FinFET。在垂直鳍中形成FinFET的沟道。在鳍上方提供栅极。FinFET的优势可包括降低短沟道效应和提供更高的电流。尽管现有FinFET器件以及制造FinFET器件的方法大体上已足以实现它们的预期目的，但在各方面仍不是完全令人满意的。
技术实现思路
根据本专利技术的一些实施例，提供了一种鳍式场效应晶体管(FinFET)器件结构，包括：隔离结构，形成在衬底上方；鳍结构，形成在所述衬底上方；和第一栅极结构和第二栅极结构，形成在所述鳍结构上方，其中，所述第一栅极结构在平行于所述鳍结构的方向上具有第一宽度，所述第二栅极结构在平行于所述鳍结构的方向上具有第二宽度，并且所述第一宽度小于所述第二宽度，以及其中所述第一栅极结构包括具有第一高度的第一功函数层，从所述隔离结构的顶面至所述第一栅极结构的顶面测量所述第一高度；所述第二栅极结构包括具有第二高度的第二功函数层，从所述隔离结构的顶面至所述第二栅极结构的顶面测量所述第二高度；以及差距，位于所述第一高度和所述第二高度之间，介于从约1nm至约6nm的范围内。根据本专利技术的另一些实施例，还提供了一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：在衬底上方形成鳍结构，其中，所述衬底包括第一区和第二区；在所述鳍结构上方形成第一伪栅极结构和第二伪栅极结构；在所述衬底上方并且邻近所述伪栅极结构形成层间介电(ILD)结构；去除所述第一伪栅极结构和所述第二伪栅极结构以在所述ILD结构中形成第一沟槽和第二沟槽；在所述第一沟槽中形成第一栅极结构和在所述第二沟槽中形成第二栅极结构，其中，所述第一栅极结构包括第一功函数层，和所述第二栅极结构包括第二功函数层；对所述第一功函数层和所述第二功函数层实施第一等离子体操作并持续第一时间段；以及对所述第一功函数层和所述第二功函数层实施第二等离子体操作并持续第二时间段，其中，所述第一功函数层具有第一高度，和所述第二功函数层具有第二高度，并且所述第一高度和所述第二高度之间的差距介于从约1nm至约6nm的范围内。根据本专利技术的又一些实施例，还提供了一种用于形成半导体器件结构的方法，包括：在衬底上方形成鳍结构；在所述鳍结构上方形成第一伪栅极结构和第二伪栅极结构；在所述衬底上方并且邻近所述第一伪栅极结构和所述第二伪栅极结构形成层间介电(ILD)结构；去除所述第一伪栅极结构和所述第二伪栅极结构以在所述ILD结构中形成第一沟槽和第二沟槽；在所述第一沟槽中形成第一功函数层和在所述第二沟槽中形成第二功函数层；在所述第一功函数层上方形成第一栅电极层和在所述第二功函数层上方形成第二栅电极层；以及通过蚀刻工艺去除所述第一功函数层的部分和所述第二功函数层的部分，其中，所述蚀刻工艺包括第一等离子体操作和第二等离子体操作，并且在零偏置功率下实施所述第二等离子体操作。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的方面。应该强调的是，根据工业中的标准实践，各个部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意地增大或减小。图1A至图1H示出了根据本专利技术的一些实施例的形成FinFET器件结构的各个阶段的立体图示。图2A至图2J示出了根据本专利技术的一些实施例的形成图1G至图1H中示出的FinFET器件结构的各个阶段的截面图示。图3示出了根据一些实施例的第一等离子体操作和第二等离子体操作的偏置功率(W)相对于操作时间(秒)。图4示出了根据本专利技术的一些实施例的FinFET器件结构的立体图示。图5A至图5E示出了根据本专利技术的一些实施例的形成FinFET器件结构的各个阶段的立体图示。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。以下将描述组件和布置的具体实例以简化本专利技术。当然，这些 仅仅是实例并且不旨在限制。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括形成在第一部件和第二部件之间的附加部件使得第一部件和第二部件不直接接触的实施例。此外，本专利技术可以在各个实例中重复参考标号和字符。这种重复是为了简化和清楚的目的，并且其本身并不表示所论述多个实施例和/或配置之间的关系。描述了实施例的一些变体。贯穿各个视图和示例性实施例，相同的参考标号用于代表相同的元件。应当理解，可以在该方法之前、期间和之后提供额外的操作，并且对于该方法的其他实施例，描述的一些操作可以替代或消除。提供了用于形成鳍式场效应晶体管(FinFET)器件结构的实施例。图1A至图1H示出了根据本专利技术的一些实施例的形成FinFET器件结构100的各个阶段的立体图示。参考图1A，提供衬底102。该衬底102可以由硅或其他半导体材料制成。可选地或额外地，该衬底102可以包括其他元素半导体材料，诸如锗。在一些实施例中，衬底102是由诸如碳化硅、砷化镓、砷化铟或磷化铟的化合物半导体制成。在一些实施例中，衬底102是由诸如硅锗、碳化硅锗、磷砷化镓或磷铟化镓的合金半导体制成的。在一些实施例中，该衬底102包括外延层。例如，该衬底102具有位于块状半导体上面的外延层。之后，在衬底102上方形成介电层104和掩模层106，在掩模层106上方形成光刻胶层108。通过图案化工艺图案化光刻胶层108。图案化工艺包括光刻技术和蚀刻工艺。光刻工艺包括光刻胶涂布(例如，旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗和干燥(例如，硬烘烤)。该蚀刻工艺包括干蚀刻工艺或湿蚀刻工艺。介电层104是衬底102和掩模层106之间的缓冲层本文档来自技高网...

【技术保护点】
一种鳍式场效应晶体管(FinFET)器件结构，包括：隔离结构，形成在衬底上方；鳍结构，形成在所述衬底上方；和第一栅极结构和第二栅极结构，形成在所述鳍结构上方，其中，所述第一栅极结构在平行于所述鳍结构的方向上具有第一宽度，所述第二栅极结构在平行于所述鳍结构的方向上具有第二宽度，并且所述第一宽度小于所述第二宽度，以及其中所述第一栅极结构包括具有第一高度的第一功函数层，从所述隔离结构的顶面至所述第一栅极结构的顶面测量所述第一高度；所述第二栅极结构包括具有第二高度的第二功函数层，从所述隔离结构的顶面至所述第二栅极结构的顶面测量所述第二高度；以及差距，位于所述第一高度和所述第二高度之间，介于从约1nm至约6nm的范围内。

【技术特征摘要】
2015.05.22 US 62/165,569;2015.06.11 US 14/737,0661.一种鳍式场效应晶体管(FinFET)器件结构，包括：隔离结构，形成在衬底上方；鳍结构，形成在所述衬底上方；和第一栅极结构和第二栅极结构，形成在所述鳍结构上方，其中，所述第一栅极结构在平行于所述鳍结构的方向上具有第一宽度，所述第二栅极结构在平行于所述鳍结构的方向上具有第二宽度，并且所述第一宽度小于所述第二宽度，以及其中所述第一栅极结构包括具有第一高度的第一功函数层，从所述隔离结构的顶面至所述第一栅极结构的顶面测量所述第一高度；所述第二栅极结构包括具有第二高度的第二功函数层，从所述隔离结构的顶面至所述第二栅极结构的顶面测量所述第二高度；以及差距，位于所述第一高度和所述第二高度之间，介于从约1nm至约6nm的范围内。2.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第一功函数层的顶面低于所述第二功函数层的顶面。3.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第一栅极结构还包括第一栅极介电层和第一栅电极层，并且所述第一栅电极层的顶面位于高于所述第一栅极介电层的顶面的位置处。4.根据权利要求3所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述栅极介电层的顶面位于高于所述第一功函数层的顶面的位置处。5.根据权利要求3所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第二栅极结构还包括第二栅极介电层和第二栅电极层，并且所述第二栅极介电层的顶面与所述第一栅极介电层的顶面平齐。6.根据权利要求1所述的鳍式场效应晶体管(FinFET)器件结构，其中，所述第一高度和所述第二高度之间的所述差距介于从约2nm至约4nm的范围内。7.一种用于形成鳍式场效应晶体管(FinFET)器件结构的方法，包括：在衬底上方形成鳍结构，其中，所述衬底包括第一区和第二区；...

【专利技术属性】
技术研发人员：张家玮，张哲诚，巫柏奇，赵益承，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71