GaN基鳍栅增强型器件及其制作方法技术

本发明专利技术公开了一种GaN基鳍栅增强型器件及其制作方法，主要解决现有同类器件阈值电压正漂小的问题。其制作过程为：1.在已有外延基片的GaN缓冲层上制作源、漏电极；2.刻蚀有源区形成电隔离；3.在源、漏极之间的有源区刻蚀一条条的纳米线沟道；4.在AlGaN势垒层上生长SiN钝化层，并光刻和刻蚀栅区域，形成凹槽；5.通过ICP工艺，用氧离子氧化凹槽区的AlGaN势垒层，并制作栅电极；6.在凹槽栅电极和栅极区域外生长SiN保护层，并在其上光刻和刻蚀金属互联开孔区；7.在互联开孔和未开孔的保护层上制作金属互联层，完成器件制作。本发明专利技术增大了器件的阈值电压，提高了增强型效果，可用于增强/耗尽型数字集成电路。

GaN based fin grid enhancement type device and manufacturing method thereof

The invention discloses a GaN based fin grid enhancement device and a manufacturing method thereof, which mainly solves the problem that the threshold voltage of a similar device is small. The production process is as follows: 1. in the GaN buffer layer is formed on the substrate for epitaxial source and drain electrodes; 2. etching an active region is formed in electrical isolation; 3. source and drain active area etching between a nanowire channel; 4. in the AlGaN barrier layer on the growth of SiN passivation layer, and photolithography and etching the gate area, a groove is formed; 5. by ICP technology, using AlGaN barrier layer oxygen ion oxidation groove area, and a gate electrode; 6. grooves in the gate electrode and the gate region growth SiN protective layer, and the lithography and etching the metal interconnection hole area; protection layer 7. holes and openings in the Internet the fabrication of metal interconnection layer, complete fabrication. The invention increases the threshold voltage of the device, improves the enhancement effect, and can be used in an enhancement / depletion type digital integrated circuit.

【技术实现步骤摘要】
GaN基鳍栅增强型器件及其制作方法
本专利技术属于半导体器件
，具体地说是一种增强型氮化镓基器件，可用于GaN基数字集成电路。
技术介绍
在二十世纪末，随着日本Akassaki提出采用AlN成核层来改善GaN材料质量为转折，极大的推动了GaN材料的研究，三族氮化物半导体材料及其器件得到快速发展，相对于第一代Si、Ge半导体和第二代GaAs和InP半导体器件，其带宽、频率、效率、耐击穿电压等不断刷新着半导体器件的记录。目前，GaN半导体的应用已经十分广泛，覆盖半导体行业的各个领域。与硅和砷化镓等一、二代半导体材料相比，GaN基半导体禁带宽度宽。常温下，GaN材料的禁带宽度为3.45eV，远远高于宽度为1.12eV的Si和宽度为1.42eV的GaAs。由于热生泄漏电流和击穿电压与半导体禁带宽度相关，并且其击穿电压比Si和GaAs高5-6倍，所以GaN基器件可以在高温恶劣环境下工作，适合于制作耐高压微波大功率器件。GaN与AlGaN可以形成异质结，在异质结处形成量子阱，量子阱中的电子成为沿异质结可以自由运动而垂直于界面的运动受到限制的二维电子气。由于二维电子气波函数和施主杂质波函数空间上的分离，减小了电离杂质散射，所以二维电子气的迁移率很高。并且GaN材料的相对介电常数(8.9)比Si(11.4)和GaAs(13.1)的相对介电常数小，在相同的工作电压下，其结电容较小，再加上异质结中高的电子浓度，以及高的电子迁移率，其非常适合于高频器件的应用。但也正是由于高的二维电子气浓度，传统的GaN基HEMT器件很难实现增强型。所以，如果能制作出GaN基增强型器件，就可在高速、高频和低功耗模数混合集成电路方面发挥具大的优势。1987年，荷兰科学家BartJ.VanWees首先报道了利用GaAs/AlGaAs高电子迁移率晶体管，在分裂独立的金属栅下形成准一维电子气器件。1993年，K.Eberl和P.Grambow等人在带有光刻图案的AlGaAs缓冲层上，利用分子数外延二次生长技术制备了纳米量子线结构。2009年，TomZimmermann和YuCao等通过制造80纳米的近一维电子沟道，实现阈值电压为+0.3V，最大输出电流密度为500mA/mm的增强型器件。2012年，ShenghouLiu和KevinJ.Chen等，通过制造64nm的近一维电子气沟道，实现阈值电压为+0.6V的增强型器件。上述这些器件的不足是：增强型的效果并不显著。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提供一种GaN基鳍栅增强型器件及其制作方法，以增大器件的阈值电压，提高GaN基器件的增强效果。实现本专利技术目的的技术方案如下：1.一种GaN基鳍栅增强型器件，自下而上包括衬底、AlN成核层、GaN缓冲层和AlGaN势垒层，AlGaN势垒层的两端设有源电极和漏电极，源电极和漏电极上设有金属互联层，AlGaN势垒层和GaN缓冲层上均设有多条纳米线沟道，沟道之间通过隔离区隔开，其特征在于AlGaN势垒层上设有垂直于纳米线沟道的凹槽栅电极，凹槽栅电极以外的区域为钝化层，该SiN钝化层与凹槽栅电极之上设有SiN保护层。作为优选，所述凹槽栅电极采用T型结构，该T型结构的横条栅位于SiN保护层的下部，竖条栅位于SiN钝化层和AlGaN势垒层的上部之中；该凹槽栅电极包裹在GaN缓冲层和AlGaN势垒层所形成的异质结界面的每条纳米线沟道外部。2.一种制作GaN基鳍栅增强型器件的方法，包括如下步骤：1)获取含有衬底、AlN成核层、GaN缓冲层和AlGaN势垒层的外延基片，并在该基片的GaN缓冲层上制作源电极和漏电极；2)在AlGaN势垒层上光刻出器件之间有源区的电隔离区域，并利用感应耦合等离子体刻蚀ICP工艺或离子注入工艺制作器件的电隔离区域；3)在AlGaN势垒层表面，用电子束光刻机光刻源极与漏极之间的有源区，形成由条状隔离区图形和条状纳米线沟道图形按周期性排列的图案；4)利用感应耦合等离子刻蚀ICP工艺，把隔离区条状图形中的二维电子气沟道刻断，形成一条条周期排列的纳米线沟道；5)在源极、漏极和有源区的AlGaN势垒层上，利用等离子增强化学气相沉积PECVD工艺生长SiN钝化层；6)在SiN钝化层上光刻将要制作槽栅的区域，并采用ICP工艺，使用CF4气体对该区域内的SiN钝化层进行刻蚀；7)在刻蚀掉SiN钝化层的区域，采用ICP工艺，使用Cl2气将AlGaN势垒层刻蚀5nm-15nm，形成凹槽；8)采用ICP工艺，使用氧等离子体对AlGaN势垒层进行氧化，其工艺条件为：反应气体为O2，O2流量：5sccm-25sccm，反应腔室压力为5mTorr-10mTorr，上电极和下电极的射频功率分别为300W和0W；9)在凹槽上利用电子束蒸发工艺制作栅电极；10)在栅电极和栅电极区域以外的SiN钝化层上，利用PECVD工艺生长SiN保护层；11)在SiN保护层上光刻金属互联开孔区，并利用ICP工艺依次刻蚀掉互联开孔区的SiN保护层和SiN钝化层；12)在金属互联开孔区和未开孔区上光刻金属互联区域，并利用电子束蒸发工艺制作互联金属，引出源电极和漏电极，完成器件制作。本专利技术由于用氧离子氧化凹槽下的AlGaN势垒层，并在凹槽中淀积垂直于纳米线沟道的栅金属，可以有效实现器件的阈值电压正漂，提高器件的增强型效果。附图说明图1是本专利技术器件的垂直分层结构图；图2是图1中AlGaN势垒层与GaN缓冲层上的纳米线沟道周期分布图；图3是图1中单根纳米线沟道栅下的截面图；图4是制作本专利技术器件的工艺流程图。具体实施方式参照图1和图2，本专利技术的GaN基鳍栅增强型器件，自下而上分别为厚度为400μm～500μm的衬底1、厚度为180nmAlN的成核层2、厚度为1.3μm～2μm的GaN缓冲层3、厚度为22nm～27nm的AlGaN势垒层4、厚度为60nm的SiN钝化层5和厚度为200nm的SiN保护层6，其中GaN缓冲层3上设有源电极9和漏电极10，源电极9和漏电极10的长度均为0.5μm，源电极9与漏电极10的间距为2μm，AlGaN势垒层4的铝组分为22％～30％。GaN缓冲层3和AlGaN势垒层4上设有多条纳米线沟道13，如图2所示，纳米线沟道13呈周期性排列，每条纳米线沟道13的宽度为50nm-120nm，长度为2μm，沟道隔离区14的宽度为100nm，AlGaN势垒层4上设有垂直于纳米线沟道13的凹槽栅电极11，凹槽栅电极11的栅长为0.25μm，源电极9与凹槽栅电极11之间的距离为0.5μm，漏电极10与凹槽栅电极11之间的距离为1.25μm。参照图3，所述凹槽栅电极11的顶栅和两个侧栅包裹在GaN缓冲层3和AlGaN势垒层4异质结界面的外部，纳米线沟道13的垂直深度为100nm。参照图4，本专利技术制作GaN基鳍栅增强型器件的工艺流程，按照不同的有源区电隔离工艺、不同的纳米线沟道宽度和深度、不同氧等离子体氧化工艺，给出如下三种实施例：本专利技术是在现有的外延基片上制作GaN基鳍栅增强型器件，现有外延基片有不同的衬底，其上包括AlN成核层、GaN缓冲层和AlGaN势垒层。实施例一，在SiC衬底的外延基片上制作GaN基鳍栅增强型器件。步骤1，在SiC衬底外延基片的GaN缓冲层本文档来自技高网...

【技术保护点】
一种GaN基鳍栅增强型器件，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)和AlGaN势垒层(4)，AlGaN势垒层(4)的两端设有源电极(9)和漏电极(10)，源电极(9)和漏电极(10)上设有金属互联层(12)，AlGaN势垒层(4)和GaN缓冲层(3)上均设有多条纳米线沟道(13)，沟道之间通过隔离区(14)隔开，其特征在于AlGaN势垒层(4)上设有垂直于纳米线沟道的凹槽栅电极(11)，凹槽栅电极(11)以外的区域为钝化层(5)，该SiN钝化层(5)与凹槽栅电极(11)之上设有SiN保护层(6)。

【技术特征摘要】
1.一种GaN基鳍栅增强型器件，自下而上包括衬底(1)、AlN成核层(2)、GaN缓冲层(3)和AlGaN势垒层(4)，AlGaN势垒层(4)的两端设有源电极(9)和漏电极(10)，源电极(9)和漏电极(10)上设有金属互联层(12)，AlGaN势垒层(4)和GaN缓冲层(3)上均设有多条纳米线沟道(13)，沟道之间通过隔离区(14)隔开，其特征在于AlGaN势垒层(4)上设有垂直于纳米线沟道的凹槽栅电极(11)，凹槽栅电极(11)以外的区域为钝化层(5)，该SiN钝化层(5)与凹槽栅电极(11)之上设有SiN保护层(6)。2.根据权利要求1所述的器件，其特征在于凹槽栅电极(11)采用T型结构，该T型结构的横条栅位于SiN保护层(6)的下部，竖条栅位于SiN钝化层(5)和AlGaN势垒层(4)的上部之中。3.根据权利要求1所述的器件，凹槽栅电极(11)包裹在GaN缓冲层(3)和AlGaN势垒层(4)异质结界面的每条纳米线沟道(13)外部。4.根据权利要求1所述的器件，其特征在于衬底(1)的厚度为400μm～500μm；AlN成核层(2)的厚度为180nm；GaN缓冲层(3)的厚度为1.3μm～2μm；AlGaN势垒层(4)的厚度为22nm～27nm，铝组分为22％～30％。5.根据权利要求1所述的器件，其特征在于纳米线沟道(13)的宽度为50nm-120nm；沟道隔离区(14)的宽度为100nm，深度为60nm-100nm；SiN钝化层(5)的厚度为60nm，SiN保护层(6)的厚度为200nm；凹槽栅电极(11)的长度为0.25μm。6.根据权利要求1所述的器件，其特征在于源电极(9)与漏电极(10)之间的间距为2μm；源电极(9)与凹槽栅电极(11)的间距为0.5μm。7.根据权利要求1所述的器件，其特征在于衬底(1)采用SiC或蓝宝石或Si。8.一种氧离子处理凹槽栅的GaN基鳍栅增强型器件的制备方法，包括如下步骤：1)获取含有衬底、AlN成核层、GaN缓冲层和AlGaN势垒层的外延基片，并在该基片的GaN缓冲层上制作源电极和漏电极；2)在AlGaN势...

【专利技术属性】
技术研发人员：李培咸，翟少鹏，霍荡荡，张濛，马晓华，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61