一种N沟道增强型MOS晶体管器件制造技术

本发明专利技术提供了一种N沟道增强型MOS晶体管器件，包括：绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。

A N channel enhancement type MOS transistor device

The invention provides a N N-Channel Enhancement mode MOS transistors, including: silicon on insulator (SOI), the P type silicon silicon on insulator and has deviated from the surface of buried oxide layer; N type in the silicon on insulator by ion implantation or in situ doping selective epitaxial growth form leakage and N type source region, the top surface of the drain region and the source region and the coplanar surface; the gate structure is disposed between the drain region and the source region, which includes a gate oxide layer and the gate oxide layer is located in the Al gate, wherein, the gate oxide layer is partially embedded in the wedge the structure of silicon on insulator, embedded depth decreased from the source region to the drain region.

【技术实现步骤摘要】
一种N沟道增强型MOS晶体管器件
本专利技术涉及集成电路芯片
，具体涉及一种N沟道增强型MOS晶体管器件的设计。
技术介绍
近年来，金属硅化物(Metallicsilicide)源/漏MOSFETs逐渐成为最具发展前景的下一代CMOS晶体管技术之一。金属硅化物源/漏MOSFETs的源区和漏区不同于传统的CMOS晶体管由半导体衬底的掺杂区形成，而是由金属硅化物组成。通常，金属硅化物源/漏MOSFETs既可以形成于体硅衬底也可以形成于SOI衬底。图1为一种常见的金属硅化物源/漏MOSFETs的结构示意图，N沟道增强型MOS晶体管9形成于绝缘体上硅（SOI）3上，SOI具有绝缘层1、掩埋氧化物层2和硅衬底3，源区5和漏区4形成于硅衬底3中，栅极结构包括栅极氧化物层6和铝栅极7，在工作状态下（即栅极加一定的偏压），形成了载流子沟道8。随着超大规模集成电路对高集成度和高性能的需求逐渐提高，晶体管的尺寸不断缩小，源区和漏区的厚度也随之降低，当源区和漏区的厚度小于一定的关键尺寸，例如10nm，此时所形成的源/漏的电阻将显著升高，漏/栅间的漏电流将增大。这主要是由于栅极氧化物层6下方形成的载流子沟道8的不均匀性造成的，如图1所示，载流子沟道8由源区至漏区逐渐变宽，在源/漏的电阻提高的基础上，多数载流子将流向栅极造成漏电流的增大，导致器件性能的降低，这一缺陷严重限制了MOSFETs未来的发展。
技术实现思路
基于解决上述封装中的问题，本专利技术提供了一种N沟道增强型MOS晶体管器件，包括：绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。根据本专利技术的实施例，所述栅极结构距离漏区较远，而距离源区较近。根据本专利技术的实施例，在所述N沟道增强型MOS晶体管器件工作时，所述绝缘体上硅具有由所述栅极氧化层的嵌入部分、漏区和沟道围成一不导电的盲区。根据本专利技术的实施例，在所述N沟道增强型MOS晶体管器件工作时，N型沟道的宽度大致相等。根据本专利技术的实施例，所述栅极结构的两侧具有氮化硅侧墙。根据本专利技术的实施例，所述栅极氧化物层覆盖整个绝缘体上硅的表面，并且漏出所述源区和漏区，并在漏出部分形成金属硅化物，以形成源极和漏极。本专利技术的技术方案，具有如下优点：（1）采用嵌入的栅极氧化物层防止漏区载流子流向栅极，减小漏电流；（2）栅极结构偏离所述漏区，使得所述漏电流路径变大，从而进一步减小漏电流；（3）采用栅极氧化物层的整体性覆盖SOI，保证整体绝缘性。附图说明图1为现有技术的N沟道增强型MOS晶体管器件的剖面图；图2为本专利技术的N沟道增强型MOS晶体管器件的剖面图；图3为本专利技术的N沟道增强型MOS晶体管器件的具有金属硅化物电极的示意图；图4为本专利技术另一实施例的N沟道增强型MOS晶体管器件的剖面图。具体实施方式第一实施例参见图2、3，N沟道增强型MOS晶体管器件9，包括：绝缘体上硅（SOI）3，所述绝缘体上硅为P型硅且具有背离掩埋氧化层2的表面；在所述绝缘体上硅3内通过离子注入或原位掺杂选择性外延生长形成的N型漏区4和N型源区5，所述漏区和源区的顶面与所述表面共面；位于所述漏区4和源区5之间的栅极结构，其包括栅极氧化层6a和位于栅极氧化层6a之上的铝栅极7，其中，所述栅极氧化层6a为部分嵌入所述绝缘体上硅3的楔形结构，嵌入深度由漏区4向源区5依次递减。其中，参见图2，在所述N沟道增强型MOS晶体管器件工作时，N型沟道8a的宽度大致相等。在所述栅极结构的两侧还具有氮化硅侧墙（未示出）。参见图3，所述栅极氧化物层6a、6b可以同时覆盖整个绝缘体上硅的表面，通过光刻工艺漏出所述源区5和漏区4，并在漏出部分形成金属硅化物，以形成源极12和漏极11。第二实施例参见图4，N沟道增强型MOS晶体管器件9，包括：绝缘体上硅（SOI）3，所述绝缘体上硅为P型硅且具有背离掩埋氧化层2的表面；在所述绝缘体上硅3内通过离子注入或原位掺杂选择性外延生长形成的N型漏区4和N型源区5，所述漏区和源区的顶面与所述表面共面；位于所述漏区4和源区5之间的栅极结构，其包括栅极氧化层6a和位于栅极氧化层6a之上的铝栅极7，其中，所述栅极氧化层6a为部分嵌入所述绝缘体上硅3的楔形结构，嵌入深度由漏区4向源区5依次递减。所述栅极结构偏离所述漏区4，即距离漏区4较远，而距离源区5较近在所述N沟道增强型MOS晶体管器件9工作时，所述绝缘体上硅3具有由所述栅极氧化层6的嵌入部分、漏区4和沟道8a围成一不导电的盲区10。最后应说明的是：显然，上述实施例仅仅是为清楚地说明本专利技术所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本专利技术的保护范围之中。本文档来自技高网...

【技术保护点】
一种N沟道增强型MOS晶体管器件，包括：绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。

【技术特征摘要】
1.一种N沟道增强型MOS晶体管器件，包括：绝缘体上硅（SOI），所述绝缘体上硅为P型硅且具有背离掩埋氧化层的表面；在所述绝缘体上硅内通过离子注入或原位掺杂选择性外延生长形成的N型漏区和N型源区，所述漏区和源区的顶面与所述表面共面；位于所述漏区和源区之间的栅极结构，其包括栅极氧化层和位于栅极氧化层之上的铝栅极，其中，所述栅极氧化层为部分嵌入所述绝缘体上硅的楔形结构，嵌入深度由漏区向源区依次递减。2.根据权利要求1所述的N沟道增强型MOS晶体管器件，其特征在于，所述栅极结构距离漏区较远，而距离源区较近。3.根据权利要求2所述的N沟道增强型MOS晶体...

【专利技术属性】
技术研发人员：王汉清，
申请(专利权)人：南通沃特光电科技有限公司，
类型：发明
国别省市：江苏,32