具有改善的导通电阻值和改善的击穿电压的高压集成电路制造技术

一种高压集成器件包括：具有第一导电性的半导体层；具有第二导电性的源极区和具有第二导电性的漂移区，它们设置在半导体层内，并且通过沟道区而彼此间隔开；漏极区，具有第二导电性并且设置在漂移区内；栅绝缘层，设置在沟道区之上；第一场绝缘层和第二场绝缘层，设置在漂移区之上并且在沟道区与漏极区之间，其中，第一场绝缘层和第二场绝缘层彼此间隔开；绝缘层，设置在漂移区之上，并且位于第一场绝缘层与第二场绝缘层之间；以及栅电极，设置在栅绝缘层、第一场绝缘层、绝缘层以及第二场绝缘层之上，其中，第一场绝缘层与沟道区相邻接，而第二场绝缘层与漏极区相邻接。

High voltage integrated circuit with improved on resistance and improved breakdown voltage

A high voltage integrated device includes: a semiconductor layer having a first conductivity; with second conductive source region and has the second conductivity of the drift region, which is arranged on the semiconductor layer, and through the channel region and spaced from each other; a drain region having a second conductivity and arranged in the drift region within the gate; an insulating layer is arranged in the above the channel region; the first insulating layer and the second insulating layer arranged in the drift region and between the channel region and a drain region, a first insulating layer and the second insulating layer spaced apart from each other; an insulating layer is arranged in the drift region, and is located between the first a second insulating layer and field insulating layer; and a gate electrode arranged on the gate insulating layer, the first insulating layer, the insulating layer and the second insulating layer, the first insulating layer and the adjacent channel region. The second field insulating layer is adjacent to the drain electrode.

【技术实现步骤摘要】
具有改善的导通电阻值和改善的击穿电压的高压集成电路相关申请的交叉引用本申请要求于2015年11月23日提交的第10-2015-0163846号韩国专利申请的优先权，其全部内容通过引用合并于此。
本专利技术的各种实施例涉及高压集成器件，更具体地，涉及具有改善的导通电阻值和改善的击穿电压的高压集成器件。
技术介绍
具有控制器和驱动器二者功能的集成器件被称作为智能电源器件。通常，智能电源器件的输出电路可以被设计成包括以高压操作的高压集成器件，例如横向双扩散MOS(LDMOS)晶体管。在高压集成器件中，LDMOS晶体管的击穿电压，例如漏极结击穿电压和栅极电介质击穿电压是直接影响LDMOS晶体管的稳定操作的重要因素。另外，LDMOS晶体管的导通电阻(Ron)值也是影响LDMOS晶体管的电气特性的重要因素，例如LDMOS晶体管的电流驱动能力。为了改善LDMOS晶体管的漏极结击穿电压，必须降低漏极区与沟道区之间的漂移区的掺杂浓度，或者必须增加与漂移区中的电流路径的长度相对应的漂移区中的载流子的漂移长度。然而，在这种情况下，LDMOS晶体管的电流驱动能力可能降低，并且LDMOS晶体管的导通电阻(Ron)增加。相反地，如果漏极区与沟道区之间的漂移区的掺杂浓度增加，或者漂移区中的漂移长度减小，则可以减小LDMOS晶体管的导通电阻(Ron)，并且可以提高LDMOS晶体管的电流驱动能力。然而，可以降低LDMOS晶体管的漏极结击穿电压。即，在LDMOS晶体管中，导通电阻和漏极结击穿电压可以处于折中关系。
技术实现思路
各种实施例涉及具有改善的导通电阻值和改善的击穿电压的高压集成器件。根据一个实施例，一种高压集成器件包括：具有第一导电性的半导体层；具有第二导电性的源极区和具有第二导电性的漂移区，它们设置在半导体层内，并且通过沟道区而彼此间隔开；漏极区，具有第二导电性并且设置在漂移区内；栅绝缘层，设置在沟道区之上；第一场绝缘层和第二场绝缘层，设置在漂移区之上并且在沟道区与漏极区之间，其中，第一场绝缘层和第二场绝缘层彼此间隔开；绝缘层，设置在漂移区之上，并且位于第一场绝缘层与第二场绝缘层之间；以及栅电极，设置在栅绝缘层、第一场绝缘层、绝缘层以及第二场绝缘层之上，其中，第一场绝缘层与沟道区相邻接，而第二场绝缘层与漏极区相邻接。根据另一个实施例，一种高压集成器件包括：具有第一导电性的半导体层；具有第二导电性的源极区和具有第二导电性的漂移区，它们设置在半导体层内，并且通过沟道区彼此间隔开；漏极区，具有第二导电性并且设置在漂移区内；栅绝缘层，设置在沟道区之上；至少三个场绝缘层，设置在漂移区之上，并且在沟道区与漏极区之间，其中，场绝缘层彼此间隔开；绝缘层，每个绝缘层设置在漂移区之上，并且每个绝缘层位于场绝缘层之间；以及栅电极，设置在栅绝缘层、场绝缘层和绝缘层之上。附图说明结合附图和所附具体的描述，本专利技术的各种实施例将变得更加显而易见。图1为图示根据一个实施例的高压集成器件的截面图。图2为图示图1所示的高压集成器件处于导通状态的截面图。图3为图示图1所示的高压集成器件处于关断状态的截面图。图4为图示根据另一个实施例的高压集成器件的截面图。图5为图示根据另一个实施例的高压集成器件的截面图。图6为图示根据另一个实施例的高压集成器件的截面图。图7为图示根据另一个实施例的高压集成器件的截面图。具体实施方式将理解的是，尽管在本文中可以使用术语第一、第二、第三等来描述各种元件，但是这些元件不应当局限于这些术语。这些术语仅用于将一个元件与另一个元件区分开。因而，在不脱离本专利技术的教导的情况下，在一些实施例中的第一元件在其它实施例中可以被称为第二元件。还将理解的是，当一个元件被称为位于另一个元件“上”、“之上”、“以上”、“下”、“之下”、“下方”、“侧面”或者“旁边”，其可以直接与另一个元件接触，或者在它们之间可以存在至少一个中间元件。因此，在本文中所使用的例如“上”、“之上”、“以上”、“下”、“之下”、“下方”、“侧面”或者“旁边”等的术语是出于仅描述两个元件的位置关系的目的，并非旨在限制本专利技术的范围。还将理解的是，当一个元件被称为与另一个元件“连接”或者“耦接”时，其可以直接与其它元件连接或耦接，或者可以存在中间元件。相反地，当一个元件被称为与另一个元件“直接连接”或者“直接耦接”时，不存在中间元件。图1为图示根据一个实施例的高压集成器件100的截面图。参见图1，高压集成器件可以为横向双扩散MOS(LDMOS)晶体管。高压集成器件100可以包括第一导电类型的半导体层102，例如P型半导体层。在一个实施例中，P型半导体层102可以为掺杂有P型杂质的衬底。在另一个实施例中，P型半导体层102可以为设置在衬底中的P型扩散层。在另一个实施例中，P型半导体层102可以为生长在衬底上的P型外延层。P型半导体层102可以具有由沟槽隔离层104限定的有源区。P型体区106可以设置在P型半导体层102的第一上部。N型源极区110和P型体接触区112可以设置在P型体区106的上部。N型源极区110的侧壁可以直接接触P型体接触区112的侧壁。第一沟道区114形成在邻接于与P型体接触区112相对的N型源极区110的另一个侧壁的P型体区106的上部内。N型源极区110和P型体接触区112可以共同地电连接至源极端子S。第二导电类型的漂移区108(例如，N型漂移区)可以设置在P型半导体层102的第二上部内。N型漂移区108可以设置成与P型体区106间隔开。P型体区106与N型漂移区108之间的P型半导体层102的上部可以与第二沟道区116相对应。第一沟道区114和第二沟道区116组合，可以构成沟道区。沟道区的长度可以与N型源极区110与N型漂移区108之间的距离相对应。即，沟道区的长度可以为第一沟道区114的长度和第二沟道区116的长度之和。N型漏极区118可以设置在N型漂移区108的上部内。N型漏极区118可以与漏极端子D电连接。沟道区114+116的上表面可以与N型漂移区108的上表面共面。栅绝缘层120可以设置在第一沟道区114和第二沟道区116上。第一绝缘层131、第二绝缘层132和第三绝缘层133可以横向地设置在N型漂移区108上，并且在第二沟道区116与N型漏极区118之间。第一绝缘层131的侧壁可以直接接触栅绝缘层120的侧壁。与栅绝缘层120直接接触的第一绝缘层131的侧壁可以对齐于与第二沟道区116接触的N型漂移区108的侧壁。与栅绝缘层120相对的第一绝缘层131的另一个侧壁可以直接接触第二绝缘层132的侧壁。与第一绝缘层131相对的第二绝缘层132的另一个侧壁可以直接接触第三绝缘层133的侧壁。与第二绝缘层132相对的第三绝缘层133的另一个侧壁可以与N型漏极区118的侧壁对齐。在一个实施例中，第二绝缘层132可以大体上具有与栅绝缘层120相同的厚度。在另一个实施例中，第二绝缘层132可以具有大于栅绝缘层120的厚度的厚度。第一绝缘层131可以大体上具有与第三绝缘层相同的厚度，并且第一绝缘层131和第三绝缘层133可以比第二绝缘层132厚。在一个实施例中，第一绝缘层131和第三绝缘层133中的每个可以为第二绝缘层132的厚度的至少三十倍。在将第一绝缘层13本文档来自技高网...

【技术保护点】
一种高压集成器件，包括：具有第一导电性的半导体层；具有第二导电性的源极区和具有第二导电性的漂移区，源极区和漂移区设置在半导体层内，并且通过沟道区而彼此间隔开；漏极区，具有第二导电性，并且设置在漂移区内；栅绝缘层，设置在沟道区之上；第一场绝缘层和第二场绝缘层，设置在漂移区之上，并且在沟道区与漏极区之间，其中，第一场绝缘层和第二场绝缘层彼此间隔开；绝缘层，设置在漂移区之上，并且位于第一场绝缘层与第二场绝缘层之间；以及栅电极，设置在栅绝缘层、第一场绝缘层、绝缘层以及第二场绝缘层之上，其中，第一场绝缘层与沟道区相邻接，而第二场绝缘层与漏极区相邻接。

【技术特征摘要】
2015.11.23 KR 10-2015-01638461.一种高压集成器件，包括：具有第一导电性的半导体层；具有第二导电性的源极区和具有第二导电性的漂移区，源极区和漂移区设置在半导体层内，并且通过沟道区而彼此间隔开；漏极区，具有第二导电性，并且设置在漂移区内；栅绝缘层，设置在沟道区之上；第一场绝缘层和第二场绝缘层，设置在漂移区之上，并且在沟道区与漏极区之间，其中，第一场绝缘层和第二场绝缘层彼此间隔开；绝缘层，设置在漂移区之上，并且位于第一场绝缘层与第二场绝缘层之间；以及栅电极，设置在栅绝缘层、第一场绝缘层、绝缘层以及第二场绝缘层之上，其中，第一场绝缘层与沟道区相邻接，而第二场绝缘层与漏极区相邻接。2.如权利要求1所述的高压集成器件，其中，第一场绝缘层和第二场绝缘层具有大体上相同的厚度。3.如权利要求1所述的高压集成器件，其中，第一场绝缘层的第一侧壁直接接触栅绝缘层的侧壁。4.如权利要求3所述的高压集成器件，其中，第一场绝缘层的第一侧壁与漂移区的第一侧壁对齐，以及其中，漂移区的第一侧壁与沟道区接触。5.如权利要求4所述的高压集成器件，其中，绝缘层的第一侧壁直接接触第一场绝缘层的第二侧壁，以及其中，绝缘层的第二侧壁直接接触第二场绝缘层的第一侧壁。6.如权利要求5所述的高压集成器件，其中，第二场绝缘层的第二侧壁与漏极区的第二侧壁对齐。7.如权利要求1所述的高压集成器件，其中，第一场绝缘层和第二场绝缘层中的每个具有倾斜的侧壁轮廓。8.如权利要求1所述的高压集成器件，其中，第一场绝缘层在沟道长度方向测量的长度大体上等于第二场绝缘层在沟道长度方向测量的长度。9.如权利要求1所述的高压集成器件，其中，第二场绝缘层在沟道长度方向测量的长度大于第一场绝缘层在沟道长度方向测量的长度。10.如权利要求1所述的高压集成器件，其中，绝缘层的厚度大体上等于栅绝缘层的厚度。11.如...

【专利技术属性】
技术研发人员：金旲勋，吴世景，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR