具有改善的开态电阻和击穿电压性能的半导体结构制造技术

在一个实施方案中，横向ＦＥＴ单元被形成在半导体材料本体中。此横向ＦＥＴ单元包括形成在漏接触与本体区之间的漂移区中的超结结构。此超结结构包括多个分隔开的填充的沟槽，这些填充的沟槽部分地界定具有相反或交替的导电类型的多重条形掺杂区。

【技术实现步骤摘要】

本专利技术一般涉及到半导体器件，更确切地说是涉及到功率开关结构及其制造方法。
技术介绍
诸如横向金属氧化物半导体场效应晶体管(MOSFET)之类的MOSFET，常常被用于诸如开关器件通信系统或AC-DC电压转换器中的脱机开关调节器之类的高压(亦即高于200V)应用中。在典型的高压横向MOSFET中，源和漏区被中间区即漂移区分隔开。栅结构被安置成临近器件的沟道区。在开通状态下，电压被施加到栅，以便在源和漏区之间形成导电的沟道区，使电流能够流过器件。在关断状态下，施加到栅的电压足够低，致使不形成导电的沟道区，电流因而不流动。在此关断状态期间，器件必须承受源和漏区之间的高压。开态电阻(RON)是MOSFET开关器件特性的一个重要指标。开态电阻是当开关闭合且信号通过时存在于MOSFET开关的输入插脚与输出插脚之间的欧姆电阻。开态电阻与信号通过器件时会引起多少信号衰减有关。另一个重要的特性指标是开态比电阻(RSP)，此RSP是RON与表面积的乘积，即RON×面积。较小的RON×面积使设计者能够使用较小的高压横向MOSFET来满足给定应用的开态电阻要求，这降低了功率集成电路的面积和成本。常规高压横向MOSFET的一个问题是，倾向于使击穿电压(VBD)最大化的技术和结构对RON有不利的影响，反之亦然。例如，为了承受较高的VBD，典型的横向MOSFET要求较低的掺杂浓度，这就增大了开态比电阻(RSP)。为了克服这一问题，已经提出了几种设计，试图提供高击穿电压和低RON×面积的可接受的组合。例如，已经设计了具有一个或多个降低了表面场(RESURF)的区域和/或局域化掺杂的区域(也称为超结结构或多导电结构)的器件。但这些设计要求昂贵的晶片加工，涉及到多次掩蔽和离子注入步骤、非常深的扩散本体区或接触(例如30-40微米深)、和/或昂贵的绝缘体上硅衬底，这就提高了芯片制造的成本。因此，对于改善横向MOSFET器件的RON×面积性能，同时保持高阻挡电压能力和制造灵活性的成本可行的结构和方法，存在着需求。
技术实现思路
根据本专利技术的一方面，提供一种横向IGFET器件，包括半导体衬底；形成在部分半导体衬底中的第一导电类型的漂移区；形成在邻近漂移区的半导体衬底中的第二导电类型的本体区；形成在本体区中的第一导电类型的源区；形成在漂移区中的第一导电类型的漏接触区；邻近本体区形成的栅结构；以及形成在漂移区中的超结结构，此超结结构包括一对分隔开的填充的条形沟槽、该对分隔开的填充的条形沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区，其中，第一条形掺杂区的掺杂浓度高于漂移区的掺杂浓度，且其中，第一和第二条形掺杂区与该对分隔开的填充条形沟槽的底部表面完全不交叠。根据本专利技术的另一方面，提供一种横向IGFET器件，包括形成在部分第二导电类型的半导体衬底中的第一导电类型的阱区；形成在邻近阱区的半导体衬底中的第二导电类型的本体区；形成在本体区中的第一导电类型的源区；形成在阱区中的第一导电类型的漏接触区；邻近本体区形成的栅结构；以及形成在阱区中的超结结构，此超结结构包括一对分隔开的绝缘沟槽、该对分隔开的绝缘沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区，其中，该对分隔开的绝缘沟槽在阱区内具有底部表面，且其中，第一和第二条形掺杂区终止于阱区，与底部表面完全不交叠。根据本专利技术的另一方面，提供一种用来制作横向IGFET器件的方法，包括下列步骤在部分第二导电类型的半导体衬底中，形成第一导电类型的阱区；在邻近阱区的半导体衬底中，形成第二导电类型的本体区；在本体区中，形成第一导电类型的源区；在阱区中，形成第一导电类型的漏接触区；形成邻近本体区和阱区的栅结构；在阱区中形成一对分隔开的钝化沟槽；在该对分隔开的绝缘沟槽之间，形成第一导电类型的第一条形掺杂区，其中，第一条形掺杂区的掺杂浓度高于阱区的掺杂浓度；以及在该对分隔开的绝缘沟槽之间，形成第二导电类型的第二条形掺杂区，其中，第一和第二条形掺杂区与该对分隔开的绝缘沟槽的底部表面完全不交叠，且其中，该对分隔开的绝缘沟槽以及第一和第二条形掺杂区构成超结结构。根据本专利技术的另一方面，提供一种用来制作横向IGFET器件的方法，包括下列步骤在半导体衬底中，形成第一沟槽；在半导体衬底中，形成第一导电类型的阱区；在第一沟槽中，形成外延半导体区；在外延半导体区内，形成第二沟槽；在第二沟槽的侧壁表面中，形成第一掺杂区，其中，第一掺杂区和外延半导体区具有相反的导电类型，其中，外延半导体区和第一掺杂区构成超结结构；形成邻近此超结结构的漏接触；形成邻近此超结结构的第二导电类型的本体区；在本体区中，形成源区；以及形成邻近本体区和阱区的栅结构。附图说明图1示出了根据本专利技术的半导体器件的局部放大剖面图；图2示出了根据本专利技术第一实施方案的图1半导体器件一部分沿参考线1-1的局部放大等轴剖面图；图3示出了图1半导体器件一部分在制造的早期阶段的局部放大剖面图；图4示出了根据本专利技术第二实施方案的图1半导体器件一部分的局部放大等轴剖面图；图5示出了根据本专利技术第三实施方案的图1半导体器件一部分的局部放大等轴剖面图；图6示出了本专利技术另一实施方案的一部分的局部放大等轴剖面图；图7示出了本专利技术另一实施方案的一部分的局部放大等轴剖面图；图8示出了本专利技术另一实施方案的一部分的局部放大等轴剖面图；图9示出了本专利技术另一实施方案的一部分的局部放大等轴剖面图；图10示出了根据本专利技术不同实施方案的半导体器件的局部放大剖面图；图11示出了根据第一实施方案的图10半导体器件一部分沿参考线2-2的局部放大等轴剖面图；图12示出了根据第二实施方案的图10半导体器件一部分沿参考线2-2的局部放大等轴剖面图；图13-18示出了根据本专利技术的方法制作的半导体器件一部分在制造的各个阶段的局部放大剖面图；图19示出了根据变通的制造方法制作的另一半导体器件一部分的局部放大剖面图；而图20示出了根据本专利技术的另一半导体器件一部分的局部放大剖面图。具体实施例方式为了容易理解，各附图中的元件无须按比例绘制，且相似的参考号被适当地用于所有附图。为了附图清晰，器件结构的掺杂区被示为通常具有直线边沿和角度精确的角落。但本
的熟练人员理解的是，由于掺杂剂的扩散和激活，掺杂区的边沿通常不是直线，且角落通常也不是精确的角度，而是典型被倒圆。此外，为了简化描述而省略了众所周知步骤和元件的描述和细节。虽然这些器件在此处被解释为某种n沟道器件，但本
的一般熟练人员可理解的是，根据本专利技术，借助于适当地改变各区域的导电类型，p沟道器件以及互补器件也是可以的。所示的实施方案适合于阻挡约为700V的电压。图1示出了根据本专利技术的一种绝缘栅场效应晶体管(IGFET)，即横向FET、横向MOSFET、半导体或开关器件、结构、或单元10的局部剖面图，此绝缘栅场效应晶体管10具有改进了的RON×面积和高的阻挡电压能力。举例来说，MOSFET单元10是集成在半导体芯片中作为功率集成电路一部分的许多这种单元中的一种。或者，MOSFET单元10是一种单个的分立晶体管。器件10包括半导体材料区或衬底11，它包含例如掺杂浓度约为每立方厘米1.5×1014原子的p型区或衬底。半导体材料区11包括主本文档来自技高网...

【技术保护点】
一种横向ＩＧＦＥＴ器件，包括：　　　　半导体衬底；　　　　形成在部分半导体衬底中的第一导电类型的漂移区；　　　　形成在邻近漂移区的半导体衬底中的第二导电类型的本体区；　　　　形成在本体区中的第一导电类型的源区；　　　　形成在漂移区中的第一导电类型的漏接触区；　　　　邻近本体区形成的栅结构；以及　　　　形成在漂移区中的超结结构，此超结结构包括一对分隔开的填充的条形沟槽、该对分隔开的填充的条形沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区，其中，第一条形掺杂区的掺杂浓度高于漂移区的掺杂浓度，且其中，第一和第二条形掺杂区与该对分隔开的填充条形沟槽的底部表面完全不交叠。

【技术特征摘要】
US 2005-8-1 11/193,7251.一种横向IGFET器件，包括半导体衬底；形成在部分半导体衬底中的第一导电类型的漂移区；形成在邻近漂移区的半导体衬底中的第二导电类型的本体区；形成在本体区中的第一导电类型的源区；形成在漂移区中的第一导电类型的漏接触区；邻近本体区形成的栅结构；以及形成在漂移区中的超结结构，此超结结构包括一对分隔开的填充的条形沟槽、该对分隔开的填充的条形沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区，其中，第一条形掺杂区的掺杂浓度高于漂移区的掺杂浓度，且其中，第一和第二条形掺杂区与该对分隔开的填充条形沟槽的底部表面完全不交叠。2.权利要求1的器件，还包括邻近本体区形成的沟槽栅结构。3.权利要求1的器件，其中，所述超结结构由邻接该对条形填充沟槽之一而形成的第一掺杂条形区以及邻接该对条形填充沟槽中的另一个而形成的第二掺杂条形区组成，且其中，第一掺杂条形区邻接第二掺杂条形区。4.一种横向IGFET器件，包括形成在部分第二导电类型的半导体衬底中的第一导电类型的阱区；形成在邻近阱区的半导体衬底中的第二导电类型的本体区；形成在本体区中的第一导电类型的源区；形成在阱区中的第一导电类型的漏接触区；邻近本体区形成的栅结构；以及形成在阱区中的超结结构，此超结结构包括一对分隔开的绝缘沟槽、该对分隔开的绝缘沟槽之间的第一导电类型的第一条形掺杂区和第二导电类型的第二条形掺杂区，其中，该对分隔开的绝缘沟槽在阱区内具有底部表面，且其中，第一和第二条形掺杂区终止于阱区，与底部表面完全不交叠。5.权利要求4的器件，还包括该...

【专利技术属性】
技术研发人员：杜尚晖，詹姆斯亚当斯，莫罕默德奎达斯，拉杰什S纳伊尔，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：US[美国]