一种增强型GaAs mHEMT器件制造技术

本实用新型专利技术提供了一种增强型GaAs mHEMT器件，包括由下至上依次形成的衬底、第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、第二GaAs缓冲层、第三GaAs缓冲层、第一InP缓冲层、第二InP缓冲层、沟道层、空间隔离层、Delta‑doping平面掺杂层、势垒层及帽层。本实用新型专利技术本申请省去了常规生长二次外延或者凹栅槽结构对器件的损伤，有效的改善了增强型器件的可靠性，可在极端环境下正常工作，且工艺较为简单；采用周期性生长的多量子阱结构形成缓冲层，用来对缓冲层的应力进行调节，避免晶格弛豫，有效缓解衬底缺陷向沟道的扩散；本申请衬底由硅构成，该结构有利于大幅度降低本道题器件的成本，并且可与常规Si基CMOS器件无缝契合，实现大规模化应用的射频与数字的集成。

【技术实现步骤摘要】

本技术涉及半导体制造
，特别是涉及一种增强型GaAsmHEMT器件。
技术介绍
采用GaAsE/DmHEMT形式的DCFL逻辑电路由于具有低功耗，单一电源，易于设计等优点，在国际上引起了广泛的关注，是制造LSI及VLSI电路的基础。但是，由于缺少p沟道器件，无法形成低功耗的互补逻辑，增强型HEMT能够缓解缺少p沟道的问题，实现简化的电路结构，可以大大拓展该器件在低功耗数字电路中的应用。现有增强型HEMT器件的阈值电压(Vth)无法实现稳定可靠正值，且器件漏电流问题较难解决，从而导致数字电路失效。
技术实现思路
本技术主要解决的技术问题是提供一种增强型GaAsmHEMT器件，能够实现PIN光电探测器、跨阻放大器和限幅器高度集成。为解决上述技术问题，本技术采用的一个技术方案是：提供一种增强型GaAsmHEMT器件，包括由下至上依次形成的Si衬底、第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、第二GaAs缓冲层、第三GaAs缓冲层、第一InP缓冲层、第二InP缓冲层、沟道层、空间隔离层、Delta-doping平面掺杂层、势垒层及帽层，帽层上形成有源极、栅极及漏极，所述栅极位于源极和漏极之间。区别于现有技术的情况，本技术的有益效果是：(1)本申请省去了常规生长二次外延或者凹栅槽结构对器件的损伤，有效的改善了增强型器件的可靠性，可在极端环境下正常工作，且工艺较为简单；(2)采用周期性生长的多量子阱结构形成缓冲层，用来对缓冲层的应力进行调节，避免晶格弛豫，有效缓解衬底缺陷向沟道的扩散；(3)本申请衬底由硅构成，该结构有利于大幅度降低本道题器件的成本，并且可与常规Si基CMOS器件无缝契合，实现大规模化应用的射频与数字的集成。附图说明图1是本技术实施例增强型GaAsmHEMT器件的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。请参见图1，是本技术实施例增强型GaAsmHEMT器件的结构示意图。本技术实施例的增强型GaAsmHEMT器件包括：衬底1，主要为P型Si衬底1，包含但不限于Si、SiC、GaN、蓝宝石、Diamond，主要作用为支撑材料；第一GaAs缓冲层2，Si衬底1到GaInAs沟道之间的缓冲层,主要采用GaAs，650℃高温生长，不掺杂，厚度400～800nm，用于吸收Si衬底1与后续外延层之间因为晶格失配产生的应力，避免产生晶格驰豫。AlGaAs/GaAs多量子阱缓冲层3，采用周期性生长的多量子阱结构，主要用来对缓冲层的应力进行调节，避免晶格弛豫。第二GaAs缓冲层4，Si衬底1到GaInAs沟道之间的缓冲层,主要采用GaAs，550℃低温生长，不掺杂，厚度100～300nm。第三GaAs缓冲层5，Si衬底1到GaInAs沟道之间的缓冲层,主要采用GaAs，650℃高温生长，不掺杂，厚度100～300nm。第一InP缓冲层6，Si衬底1到GaInAs沟道之间的缓冲层,主要采用InP，650℃低温生长，不掺杂，厚度400～800nm。第二InP缓冲层7，Si衬底1到GaInAs沟道之间的缓冲层,主要采用InP，750℃高温生长，不掺杂，厚度400～800nm。沟道层8，采用分子束外延方法生长，厚度为化学式为Ga1-XInXAs，其中x为0～0.54，用于低场下为二维电子气提供导电沟道。空间隔离层9，采用分子束外延方法在沟道层8GaInAs上生长，厚度为30至化学式为Al1-XInXAs，其中x为0～0.54，用于将施主杂质电离中心和2DEG空间隔离，减小电离散射作用，保证沟道内2DEG的高电子迁移率。Delta-doping平面掺杂层10，采用分子束外延方法在空间隔离层9AlInAs上生长，厚度为5至用于提供自由电子；掺杂Si的剂量为2.5×1012cm-2至5×1012cm-2。势垒层11，采用分子束外延方法在平面掺杂层10上生长，厚度为150至化学式为Al1-XInXAs，其中x为0～0.54，用于和栅金属形成肖特基接触，使平面掺杂层10产生的自由电子向沟道内转移。通常为了较为容易形成增强型，采用15nm。高掺杂盖帽层12，采用分子束外延方法在势垒层11AlInAs上生长，厚度为化学式为Ga1-XInXAs，其中x为0～0.54，用于为器件制备提供良好的欧姆接触；体掺杂Si的剂量为5×1018cm-3～2×1019cm-3。帽层12上设置有源极15、栅极14及漏极13，栅极14位于源极15和漏极13之间。本技术增强型GaAsmHEMT器件的制备方法包括以下步骤：1、蒸发AuGe/Ni/Au形成源漏电极金属，经常规剥离工艺形成欧姆接触的源漏电极，这层做在有源层最上边的帽层12上，用以降低接触电阻率，再辅以退火形成良好欧姆接触；2、采用离子注入的方法形成隔离区域，采用BF3气体进行B注入隔离，直到第二GaAs缓冲层4，形成一个隔离区，以提供互相隔离的接近平面结构的有源区；4、采用光刻胶作掩膜，露出gate窗口区域，湿法刻蚀掉gate区域的空间隔离层9。5、采用PECVD设备，利用CF4气体实现F基离子注入，提高器件阈值电压。6、蒸发Pt/Au经常规剥离工艺形成形成增强型栅极14金属，实现性能良好的增强型器件。以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的
，均同理包括在本技术的专利保护范围内。本文档来自技高网...

【技术保护点】
一种增强型GaAs mHEMT器件，其特征在于，包括由下至上依次形成的衬底、第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、第二GaAs缓冲层、第三GaAs缓冲层、第一InP缓冲层、第二InP缓冲层、沟道层、空间隔离层、Delta‑doping平面掺杂层、势垒层及帽层；所述帽层上形成有源极、栅极及漏极，所述栅极位于源极和漏极之间。

【技术特征摘要】
1.一种增强型GaAsmHEMT器件，其特征在于，包括由下至上依次形成的衬底、第一GaAs缓冲层、AlGaAs/GaAs多量子阱缓冲层、第二GaAs缓冲层、第三GaAs缓冲层、第一InP缓冲层、第二InP缓冲层、沟道层、空间隔离层、Delta-doping平面掺杂层、势垒层及帽层；所述帽层上形成有源极、栅极及漏极，所述栅极位于源极和漏极之间。2.根据权利要求1所述的增强型GaAsmHEMT器件，其特征在于，所述第一GaAs缓冲层的厚度为400～800nm。3.根据权利要求1所述的增强型GaAsmHEMT器件，其特征在于，所述第二GaAs缓冲层的厚度为100～300nm。4.根据权利要求1所述的增强型GaAsmHEMT器件，其特征在于，所述第三GaAs缓冲层的厚度为100～300nm。5.根据权利要求1所述的增强型GaAsmHEMT器...

【专利技术属性】
技术研发人员：黎明，
申请(专利权)人：成都海威华芯科技有限公司，
类型：新型
国别省市：四川;51