制备硅基砷化镓材料的方法技术

一种制备硅基砷化镓材料的方法，包括以下步骤：在硅衬底1上生长二氧化硅层；采用全息曝光和ICP方法在二氧化硅层上沿着硅衬底的方向刻蚀出沟槽；分别用piranha、SC2、HF和去离子水清洗，除去沟槽底部剩余的二氧化硅层，露出硅衬底；采用MOCVD的方法，先在沟槽内生长第一缓冲层，然后在沟槽内的第一缓冲层上生长第二缓冲层，其厚度超出二氧化硅层；接着在第二缓冲层和二氧化硅层上生长第三缓冲层，然后在第三缓冲层上生长顶层；各层采用SiH4掺杂；采用化学机械抛光的方法，将顶层抛光，抛光后的粗糙度小于1nm，完成材料的制备。本发明专利技术可制备高质量Si基GaAs材料，为Si基GaAs器件奠定衬底基础，特别是高迁移微电子器件和解决硅基发光提供了一种可行方案。

【技术实现步骤摘要】

本专利技术涉及ー种将MOCVD和选区外延结合起来的ー种。
技术介绍
硅基III-V族化合物半导体材料的制备开始于上世纪80年代，并且一直是异质外延的重点和难点。特別是进入21世纪，随着微电子和光电子产业的发展，制备高质量的硅基III-V族化合物半导体材料变得尤为重要。以硅CMOS技术为基础的集成电路技术遵循摩尔定律通过缩小器件的特征尺寸来提高芯片的工作速度、増加集成度以及降低成本，集成电路的特征尺寸由微米尺度进化到纳米尺度，取得了巨大的经济效益与科学技术的重大进步。根据国际半导体产业技术发展蓝图(ITRS2009)的预测，2012年MPU的物理栅长将縮小到22纳米。然而，随着集成电路技术发展到22纳米技术节点及以下时，硅集成电路技术在速度、功耗、集成度、可靠性等方面将受到一系列基本物理问题和エ艺技术问题的限制，并且昂贵的生产线建设和制造成本使集成电路产业面临巨大的投资风险，传统的硅CMOS技术采用“縮小尺寸”来实现更小、更快、更廉价的逻辑与存储器件的发展模式已经难以持续。因此，ITRS清楚地指出，“后22纳米” CMOS技术将采用全新的材料、器件结构和集成技木，集成电路技术将在“后22纳米”时代面临重大技术跨越及转型。III-V族半导体的电子迁移率远大于硅(GaAs、InAs的电子迁移率分别可达到 9000cm2/ (V · s) ,40000cm2/ (V · s)，而硅的只有1300cm2/ (V · s))，它们在低场和高场下都具有优异的电子输运性能，是超高速、低功耗nMOS的理想沟道材料。为了应对集成电路技术所面临的严峻挑战，采用与硅エ艺兼容的高迁移率III-V族半导体材料代替硅沟道，以大幅提高逻辑电路的开关速度并实现低功耗工作研究已成为近期全球微电子领域的前言和ハ、、ハ、、°同时，硅材料作为微电子技术的基础，是最为广泛研究的半导体材料；硅加工技术的成熟程度远高于III-V族化合物半导体材料。然而，硅基发光问题一直没有得到很好地解決。考虑到基于GaAS、InP衬底的成熟的光电子技术，硅基III-V族化合物半导体激光器的制备是解决硅基光互连问题的一个可行性方案。在Si衬底上外延高质量的III-V族半导体材料是制备Si基微电子器件和发光器件的前提。GaAs是研究较为成熟的III-V族材料，本方法采用GaAs作为III-V的代表来研究外延问题。Si和GaAs的晶格失配较大1 % )，热失配较大(Si和GaAs的热膨胀系数分别为2. SgXKT6IT1, 5. 75X KT6IT1)，因此在异质外延时会产生大量的位错。同吋， 由于极性材料在非极性衬底上外延以及衬底台阶的存在，外延层中会产生大量的反相畴 (Anti-phase domain，APD)，反相畴边界(Anti-phase boundary, APB)是载流子的散射和复合中心，同时在禁带引入缺陷能级。这些位错和反相畴边界会一直延伸到外延层的表面，严重影响了外延层的质量。Si基III-V族材料的生长必须解决这些问题。本方法中采用叔丁基ニ氢砷和三乙基镓代替通常采用的砷烷和三甲基镓，降低生长温度，降低生长速率，促进APB的自消除效应的产生；同时，采用高深宽比限制技木，利用 AR > 1的SiO2沟槽来限制住适配位错和APB。叔丁基ニ氢砷和三乙基镓的分解温度远低于砷烷和三甲基镓，因此可以在较低的温度下进行材料的外延生长，并且，较低的温度可以限制Si和GaAs界面的互扩散问题。采用MOCVD方法，在SiO2沟槽中，外延GaAs是沿着{311} 和{111}晶族组成的晶面(平行于沟槽的方向)进行生长的，Si/GaAs界面处的失配位错， APD 一般是顺沿着外延层的生长方向延伸的。这样，当这些失配位错和APD遇到SW2壁时就受到阻挡，不能延伸到顶层的GaAs。并且在相邻的的ニ氧化硅槽中生长的GaAs单晶相遇时改变外延条件，形成良好的结合，得到低缺陷密度的硅基GaAs单晶薄膜。
技术实现思路
本专利技术的目的在干，提供ー种，该方法可制备高质量 Si基GaAs材料，为Si基GaAs器件奠定衬底基础，特別是高迁移微电子器件和解决硅基发光提供了ー种可行方案。该方法通过改变原料并结合高深宽比沟槽限制技木，抑制了 GaAs/ Si界面失配位错和APD向外延层的延伸；两次以低生长速率的控制可以有效地控制成核， 从而得到高质量的硅基砷化镓材料。本专利技术提供一种ー种，包括以下步骤步骤1 在硅衬底1上生长ニ氧化硅层；步骤2 采用全息曝光和ICP方法在ニ氧化硅层上沿着硅衬底的<110>方向刻蚀出沟槽；步骤3 分別用piranha、SC2, HF和去离子水清洗，除去沟槽底部剰余的ニ氧化硅层，露出硅衬底；步骤4 采用MOCVD的方法，先在沟槽内生长第一缓冲层，然后在沟槽内的第一缓冲层上生长第二缓冲层，其厚度超出ニ氧化硅层；接着在第二缓冲层和ニ氧化硅层上生长第三缓冲层，然后在第三缓冲层上生长顶层；各层采用SiH4掺杂；步骤5 采用化学机械抛光的方法，将顶层抛光，抛光后的粗糙度小于lnm，完成材料的制备。本专利技术的特点是1、用金属有机物化学气相外延与高深宽比沟槽限制的方法结合，在Si衬底生长高质量的GaAs异质外延层，使GaAs/Si界面的失配位错和反相畴边界截止在SiO2壁上。2、通过改变生长原料，降低生长温度，优化生长速率等其他參数，减少异质界面的缺陷，提高外延层的质量。3、生长条件的控制，尤其是低速生长步骤是控制缺陷的主要步骤。 附图说明为进ー步说明本专利技术的具体
技术实现思路
，以下结合实例及附图详细说明如后，其中图1-图7为本专利技术制备硅基砷化镓材料方法的流程图。具体实施例方式请參阅图1至图7，本专利技术提供ー种，包括以下步骤步骤1 在硅衬底1上生长ニ氧化硅层2，其中，硅衬底1为η型低阻(001)硅，电阻率在0. 01-0. 1欧姆·厘米，ニ氧化硅层2的厚度为500nm-600nm。步骤2 采用全息曝光和ICP方法在ニ氧化硅层2上沿着硅衬底1的<110>方向刻蚀出沟槽3，其中沟槽3的宽度为200-300nm，深度与ニ氧化硅层2的厚度相同，该沟槽剩下的IOnm左右的ニ氧化硅层2是为了保护硅衬底不受刻蚀的损害。制备深宽比大于2的沟槽的目的是改变材料生长方向，抑制位错和反向畴。步骤3 分別用piranha、SC2, HF和去离子水清洗，除去沟槽3底部剰余的ニ氧化硅层2，露出硅衬底1。步骤4 采用MOCVD的方法，反应室压カ为IOOmBar,生长各层GaAs材料吋，以叔丁基ニ氢砷和三乙基镓作为原料，生长过程中叔丁基ニ氢砷和三乙基镓的输入摩尔流量比V/ III在10和30之间。先在沟槽3内生长第一缓冲层4，生长温度在450-550°C之间，生长速率为0. 1-0. 5nm/s,生长厚度为150至200nm ；然后在沟槽3内的第一缓冲层4上生长第二缓冲层5，生长温度在600-650°C之间，生长速率为0. 8-1. 2nm/s,生长厚度高于沟槽3的深度，并且相邻沟槽3中的第二缓冲层5不结合；接着在第二缓冲层5和ニ氧化硅层2上生长第三缓冲层6，第三缓冲层6的条件控制是重点，目的是为了将相邻沟槽3的GaAs材料结合成单晶层，然后在第三缓冲层6上生长顶层7，第三缓冲层6和顶层7的本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：周旭亮，于红艳，张心，潘教青，王圩，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：