一种半导体器件叠置封装结构及其封装方法技术

本发明专利技术提供了一种半导体器件叠置封装结构及其封装方法，其利用散热金属片来控制第一焊球的纵宽比，利用壳体的环形延伸部来控制第二焊球的纵宽比，并且利用壳体和顶盖实现三个路径进行散热，能够有效的防止封装体的温度过高，并且可以利用壳体进行树脂的填充密封。

A stacked packaging structure of semiconductor devices and its packaging method

The invention provides a semiconductor device stack packaging structure and a packaging method, which uses a heat sink to control the aspect ratio of the first solder ball, uses a circular extension of the shell to control the aspect ratio of the second solder ball, and uses the shell and the top cover to realize three paths of heat dissipation, which can effectively prevent the temperature of the package from being too high, and can use the shell to carry out resin Fill seal for.

【技术实现步骤摘要】
一种半导体器件叠置封装结构及其封装方法
本专利技术涉半导体集成电路封装领域，属于H01L23/00分类号下，尤其涉及一种半导体器件叠置封装结构及其封装方法。
技术介绍
集成电路（IC）是指经过特种电路设计，利用半导体加工工艺，集成于一小块半导体（如硅、锗等）晶片上的一组微型电子电路。IC被广泛应用之前，传统的分立电路多以导线连接独立的电路元件而构成。而集成电路相对于此，在体积上，单片集成电路可比同样功能的分立电路小数倍；结构上，IC非常紧凑，可使多达数十亿的晶体管等元件存在于一个人类指甲大小的面积上。半导体优越的技术性能、半导体设备制造技术的飞速发展、集成电路高效率的大规模生产以及采用结构单元的电路设计方式，使标准化集成电路迅速取代了过去运用分立元件的传统电路设计。现有的集成电路往往会将多个芯片进行叠置封装以实现最大程度的空间利用，然而这种封装往往会伴随着散热以及复杂的电连接问题。
技术实现思路
基于解决上述问题，本专利技术提供了一种半导体器件叠置封装结构，包括：封装基板；壳体，固定于所述封装基板上，且围成一空腔；半导体芯片堆叠，容置于空腔内，具有相对的顶面和底面；顶盖，固定于所述壳体上，且通过导热胶层与所述半导体芯片堆叠热耦合；其特征在于，所述半导体芯片堆叠包括多个半导体芯片，所述多个半导体芯片的每两个芯片之间设置有散热金属片，所述散热金属片从所述半导体芯片堆叠的边缘伸出，并插入至所述壳体的侧壁凹槽内。根据本专利技术的实施例，所述壳体的底部具有向内伸出的环形延伸部，所述半导体芯片堆叠通过第一导热胶层架空在所述环形延伸部上。根据本专利技术的实施例，所述半导体堆叠的所述底面上设置有再分布层，所述再分布层的周边区域与所述第一导热胶层接触。根据本专利技术的实施例，所述再分布层的周边区域设置有冗余金属通孔。根据本专利技术的实施例，除了最顶层的半导体芯片，其他的所述多个半导体芯片均具有贯通孔，所述贯通孔贯穿所述多个半导体芯片，且相邻的半导体芯片通过第一焊球进行焊接。根据本专利技术的实施例，所述再分布层通过第二焊球焊接于所述封装基板，且所述再分布层的底部电连接有控制芯片或者逻辑芯片。根据本专利技术的实施例，每层的散热金属片为单片金属片，所述单片金属片至少在所述第一焊球周围具有开口；或者，每层的散热金属片为多片金属片，所述多片金属片分散于所述半导体芯片堆叠的边角处。根据本专利技术的实施例，所述顶盖上设置有注塑孔和出气孔。本专利技术提供了一种半导体器件叠置封装方法，其用于制造上述半导体器件叠置封装结构，包括以下步骤：（1）将多个半导体芯片用第一焊球进行电连接并形成半导体芯片堆叠，并在所述半导体堆叠的底面上形成再分布层，所述再分布层上电连接控制芯片或者逻辑芯片；并且所述多个半导体芯片的每两个之间的设置有散热金属片；（2）将所述半导体堆叠固定于所述壳体的空腔内，并使得所述再分布层的周边区域通过所述第一导热胶层粘结于所述环形延伸部上，所述散热金属片的部分插入所述壳体的所述凹槽内；（3）将所述顶盖通过导热胶层粘结于所述半导体堆叠的顶面上，并使得所述顶盖与所述壳体卡合；（4）从所述环形延伸部所围成的开口填充树脂材料进行密封，所述树脂层材料填充满所述空腔；（5）在所述开口的树脂材料中形成焊球结构，并焊接至封装基板上，同时所述壳体和所述封装基板之间通过粘合层固定。本专利技术还提供了另一种半导体器件叠置封装方法，其用于制造上述半导体器件叠置封装结构，包括以下步骤：（1）将多个半导体芯片用第一焊球进行电连接并形成半导体芯片堆叠，并在所述半导体堆叠的底面上形成再分布层，所述再分布层上电连接控制芯片或者逻辑芯片；并且所述多个半导体芯片的每两个之间的设置有散热金属片；（2）将所述半导体堆叠固定于所述壳体的空腔内，并使得所述再分布层的周边区域通过所述第一导热胶层粘结于所述环形延伸部上，所述散热金属片的部分插入所述壳体的所述凹槽内；（3）将所述半导体堆叠通过第二焊球焊接于所述封装基板上，所述第二焊球位于所述控制芯片或者逻辑芯片的周围，同时将所述壳体粘合于所述封装基板上；（4）将所述顶盖通过所述第二导热胶层粘结于所述半导体堆叠的顶面上，并使得所述顶盖与所述壳体卡合，其中所述导热胶层露出所述注塑孔和出气孔；（5）通过所述注塑孔填充树脂材料进行密封，所述树脂层材料填充满所述空腔。本专利技术的优点如下：利用散热金属片来控制第一焊球的纵宽比，利用壳体的环形延伸部来控制第二焊球的纵宽比，并且利用壳体和顶盖实现三个路径进行散热，能够有效的防止封装体的温度过高，并且可以利用壳体进行树脂的填充密封。附图说明图1为第一实施例的半导体器件叠置封装结构的剖面图；图2为第一实施例的半导体器件叠置封装结构的俯视图（最底层芯片）；图3-7为第一实施例的半导体器件叠置封装方法的示意图；图8为第二实施例的半导体器件叠置封装结构的剖面图；图9-12为第二实施例的半导体器件叠置封装方法的示意图。具体实施方式本专利技术的目的在于提供一种封装工艺简单，散热性良好且集成度高的封装结构和封装方法。第一实施例参加图1-2，本专利技术的半导体器件叠置封装结构包括封装基板10、半导体芯片堆叠、壳体11以及顶盖16。如图1所示，所示壳体11固定于所述封装基板10上，并围成容纳所述半导体芯片堆叠的空腔18，所述壳体11并非一体成型，其可以包括例如沿着图2的A1A2线分隔开的两部分，该种设置方式可以实现对半导体芯片堆叠的方便卡入。所述半导体芯片堆叠在俯视图中呈长方形，所述空腔18在俯视图中呈长方形，其形状与所述半导体芯片堆叠相匹配。所述壳体11的底部具有向内伸出的环形延伸部12，所述半导体芯片堆叠通过导热胶层15架空在所述环形延伸部12上，其提供了第一导热路径，且所述导热胶层15为非连续的结构，这种设置是为了方便填充树脂。所述半导体芯片堆叠（例如半导体存储芯片堆叠）的底部设置有电连接所述封装基板10的焊球21，由于有环形延伸部12存在，使得所述焊球21的纵宽比较大，且在所述半导体堆叠的底部还电连接一控制芯片或者逻辑芯片（例如IF芯片）19。所述半导体芯片堆叠包括多个半导体芯片，例如第一半导体芯片23、第二半导体芯片24、第三半导体芯片25、第四半导体芯片26，当然还可以包括更多的半导体芯片，图中只是示例性的。其中，最底层的半导体芯片，即第一半导体芯片23的底面具有一再分布层22，所述再分布层22与焊球21直接电连接，所述再分布层22的周边区域与所述导热胶层15接触，在此处，即所述再分布层22的周边区域设置有冗余金属通孔（未示出），以增强散热。第一至第三半导体芯片具有贯穿其本身的通孔28，最顶层的半导体芯片，即第四半导体芯片26，其不具有通孔。并且第一至第四半导体芯片23-26的每两个之间通过焊球27进行电互连，实现电信号的互通。为了增强散热，本专利技术在芯片与芯片之间增加了本文档来自技高网...

【技术保护点】
1.一种半导体器件叠置封装结构，包括：/n封装基板；/n壳体，固定于所述封装基板上，且围成一空腔；/n半导体芯片堆叠，容置于空腔内，具有相对的顶面和底面；/n顶盖，固定于所述壳体上，且通过导热胶层与所述半导体芯片堆叠热耦合；/n其特征在于，所述半导体芯片堆叠包括多个半导体芯片，所述多个半导体芯片的每两个芯片之间设置有散热金属片，所述散热金属片从所述半导体芯片堆叠的边缘伸出，并插入至所述壳体的侧壁凹槽内。/n

【技术特征摘要】
1.一种半导体器件叠置封装结构，包括：
封装基板；
壳体，固定于所述封装基板上，且围成一空腔；
半导体芯片堆叠，容置于空腔内，具有相对的顶面和底面；
顶盖，固定于所述壳体上，且通过导热胶层与所述半导体芯片堆叠热耦合；
其特征在于，所述半导体芯片堆叠包括多个半导体芯片，所述多个半导体芯片的每两个芯片之间设置有散热金属片，所述散热金属片从所述半导体芯片堆叠的边缘伸出，并插入至所述壳体的侧壁凹槽内。


2.根据权利要求1所述的半导体器件叠置封装结构，其特征在于：所述壳体的底部具有向内伸出的环形延伸部，所述半导体芯片堆叠通过第一导热胶层架空在所述环形延伸部上。


3.根据权利要求2所述的半导体器件叠置封装结构，其特征在于：所述半导体堆叠的所述底面上设置有再分布层，所述再分布层的周边区域与所述第一导热胶层接触。


4.根据权利要求3所述的半导体器件叠置封装结构，其特征在于：所述再分布层的周边区域设置有冗余金属通孔。


5.根据权利要求4所述的半导体器件叠置封装结构，其特征在于：除了最顶层的半导体芯片，其他的所述多个半导体芯片均具有贯通孔，所述贯通孔贯穿所述多个半导体芯片，且相邻的半导体芯片通过第一焊球进行焊接。


6.根据权利要求5所述的半导体器件叠置封装结构，其特征在于：所述再分布层通过第二焊球焊接于所述封装基板，且所述再分布层的底部电连接有控制芯片或者逻辑芯片。


7.根据权利要求6所述的半导体器件叠置封装结构，其特征在于：每层的散热金属片为单片金属片，所述单片金属片至少在所述第一焊球周围具有开口；或者，每层的散热金属片为多片金属片，所述多片金属片分散于所述半导体芯片堆叠的边角处。


8.根据权利要求7所述的半导体器件叠置封装结构，其特征在于：所述顶盖上设置有注塑孔和出气孔。
...

【专利技术属性】
技术研发人员：戴世元，
申请(专利权)人：南通沃特光电科技有限公司，
类型：发明
国别省市：江苏;32