叠层封装体组件以及封装体叠层组件制造技术

一个或多个实施例涉及包括多个叠层封装体的带有一个或多个悬臂式焊盘的半导体封装体。在一个实施例中，凹陷位于封装体的衬底中、面朝悬臂式焊盘。悬臂式焊盘包括其上形成有导电球的导电焊盘。悬臂式焊盘被配置成用于吸收作用在封装体上的应力。

【技术实现步骤摘要】

本披露的实施例涉及包括封装体叠层(PoP)的半导体封装体。
技术介绍
半导体封装体的可靠性是非常重要的。虽然各种问题导致了半导体封装体的可靠性问题，可靠性问题的一个已知的原因是封装体以及向其上安装封装体的衬底或板由各种类型的材料所形成，每种材料具有不同的热膨胀系数(CTE)。在使用期间产生热量，并且由于不同的CTE，可能会向封装体和/或板内引入应力。应力会例如在焊接点中导致裂缝，如将半导体封装体耦接至印刷电路板(PCB)上的那些焊接点，由此通过扰乱封装体与PCB之间的电耦接而影响封装体的板级可靠性。当多个封装体堆叠在彼此顶部上时(如在也被称为PoP的叠层封装体中)，由不同的CTE所导致的问题可能会进一步复杂。通常，在PoP中，叠层封装体通过位于相邻封装体之间的多个导电球耦接在一起。由于由不同的CTE所引起的被引入到封装体中的应力，每个封装体都可能会翘曲。同时，两个相邻的封装体可能会翘曲远离彼此，从而使得上部封装体向上弯曲并且下部封装体向下弯曲，由此将这些导电球放置于拉伸性应力中，具体地，将这些导电球放置在PoP的周边处。另外，随着更大数量的封装体堆叠在彼此顶部上，在互连这些封装体的那些焊料球上所产生的应力可能会增加。
技术实现思路
本公开的目的是提供一种叠层封装体组件以及封装体叠层组件，以至少部分地解决现有技术中的上述问题。根据本公开的一个方面，提供了一种叠层封装体组件，包括：第一封装体，所述第一封装体包括：第一衬底，所述第一衬底具有第一表面和第二表面；在所述第一衬底的所述第二表面中的开口，所述开口在所述第一衬底中在所述第一表面与所述第二表面之间形成第一凹陷；第一悬臂式焊盘，所述第一悬臂式焊盘从所述第一衬底延伸并且具有面朝所述第一凹陷的第一侧以及形成所述衬底的所述第二表面的一部分的第二侧，第一导电焊盘，所述第一导电焊盘位于所述第一悬臂式焊盘上；以及第一半导体裸片，所述第一半导体裸片耦接至所述第一衬底的所述第一表面，所述第一半导体裸片电耦接至所述第一导电焊盘；耦接至所述第一封装体的多个导电球；以及堆叠在所述第一封装体下方的第二封装体，所述第二封装体通过所述多个导电球耦接至所述第一封装体，所述第二封装体包括：第二衬底，所述第二衬底具有第三表面和第四表面；在所述第三表面中的第二开口，所述第二开口在所述第二衬底中形成第二凹陷；第二悬臂式焊盘，所述第二悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第二凹陷的第一侧以及形成所述第三表面的一部分的第二侧；第二导电焊盘，所述第二导电焊盘位于所述第二悬臂式焊盘上；以及第二半导体裸片，所述第二半导体裸片耦接至所述第二衬底的所述第三表面和所述第四表面之一，所述第二半导体裸片和所述第一半导体裸片之一电耦接至所述第二导电焊盘。优选地，所述第二悬臂式焊盘在所述衬底的所述第三表面上，并且所述多个导电球之一在第一侧处耦接至所述第二导电焊盘并且在 第二侧处耦接至所述第一导电焊盘。优选地，所述第一悬臂式焊盘和所述第一导电焊盘分别是多个第一悬臂式焊盘和多个第一导电焊盘之一。优选地，所述多个第一悬臂式焊盘和所述多个第一导电焊盘位于所述第二表面的周边处。优选地，所述第二悬臂式焊盘和所述第二导电焊盘分别是多个第二悬臂式焊盘和多个第二导电焊盘之一，其中，所述多个第二导电焊盘通过所述多个导电球电耦接至所述多个第一导电焊盘。优选地，所述第一悬臂式焊盘和所述第二悬臂式焊盘分别部分地由在所述第一衬底和所述第二衬底中的C形贯通开口、U形贯通开口和V形贯通开口之一形成。优选地，所述叠层封装体组件进一步包括：在所述第二衬底的所述第四表面中的开口，所述开口在所述第二衬底中形成第三凹陷；以及第三悬臂式焊盘，所述第三悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第三凹陷的第一侧以及形成所述第四表面的一部分的第二侧。根据本公开的另一方面，提供了一种封装体叠层组件，包括：第一封装体，所述第一封装体包括耦接至第一衬底的第一表面的第一半导体裸片，所述第一衬底包括与所述第一半导体裸片电连通的多个第一悬臂式焊盘；耦接至所述第一封装体的多个导电互连件；以及位于所述第一封装体下方的第二封装体，所述第二封装体包括耦接至第二衬底的第二表面的第二半导体裸片，所述第二封装体通过所述多个导电互连件耦接至所述第一封装体，所述第二衬底包括多个第二悬臂式焊盘，所述多个第二悬臂式焊盘中的至少一个第二悬臂式焊盘与所述第一半导体裸片电连通。优选地，所述多个第二悬臂式焊盘位于所述第二衬底的所述第二表面上。优选地，所述多个第二悬臂式焊盘位于所述第二衬底的与所述第 二表面相反的第三表面上。优选地，所述封装体叠层组件进一步包括在所述第二衬底的所述第二表面上的多个第三悬臂式焊盘，其中，所述多个导电互连件在第一侧处耦接至所述多个第一悬臂式焊盘并且在第二侧处耦接至所述多个第三悬臂式焊盘。优选地，所述封装体叠层组件进一步包括与所述多个第二悬臂式焊盘相反的多个第三悬臂式焊盘。优选地，所述第一半导体裸片通过所述多个导电互连件中的一个或多个导电互连件电耦接至所述第二半导体裸片。优选地，所述多个导电互连件是多个导电球。一个或多个实施例涉及带有一个或多个悬臂式焊盘的半导体封装体。在一个实施例中，凹陷位于封装体的衬底中、面朝悬臂式焊盘。悬臂式焊盘包括其上形成有导电球的导电焊盘。悬臂式焊盘被配置成用于吸收作用在该封装体上的应力。例如，悬臂式焊盘可以被配置成用于挠曲进入凹陷和/或从凹陷向外挠曲。就此而言，悬臂式焊盘可以响应于正作用在半导体封装体的各种材料上的应力而轻易地进行响应。例如，在操作期间，响应于一种或多种材料的由具有不同的CTE并且以不同的速率膨胀的各种材料所导致的膨胀，悬臂式焊盘可以被配置成向内挠曲、朝向凹陷挠曲和/或向外挠曲远离凹陷。从而，降低了在封装体或耦接至该封装体的PCB的电结构中形成裂缝的可能性。在一个实施例中，悬臂式焊盘可以防止在将封装体电耦接至PCB的多个导电球中发生裂缝或降低其可能性。在一些实施例中，在衬底的两个相反侧上形成多个悬臂式焊盘。另一个实施例涉及包括带有多个悬臂式焊盘的一个或多个封装体的PoP。在一个实施例中，PoP包括竖直地堆叠在第二封装体上的第一封装体。第一封装体和第二封装体各自包括至少一个悬臂式焊盘。第二封装体包括衬底并且包括在该衬底的相反表面上的多个悬臂式焊盘。附图说明在这些附图中，相同的参考号标识相似的元件。未必按比例绘制附图中的元件的尺寸和相对位置。图1A是根据本披露的一个实施例的半导体封装体的横截面图。图1B是图1的封装体的特写横截面图。图1C是图1B的特写视图的特写底视图。图2是耦接至另一个器件的图1的封装体的特写横截面图。图3展示了根据一个实施例的包括一些悬臂式焊盘的封装体的底表面。图4A-4H展示了横截面图，示出了根据一个实施例在各个制造阶段以图1B的特写视图组装图1的封装体。图5A展示了根据本披露的一个实施例的PoP的横截面图。图5B是图5A的PoP的特写横截面图。具体实施方式应当理解的是，虽然出于说明性目的在此描述了本披露的具体实施例，但是可在不脱离本披露的精神和范围的情况下做出各种修改。在以下说明中，陈述了某些具体细节以便提供对所披露的主题的不同方面的全面理解。然而，所披露的主题可以在没有这些具体细节的情况本文档来自技高网...

【技术保护点】
一种叠层封装体组件，其特征在于，包括：第一封装体，所述第一封装体包括：第一衬底，所述第一衬底具有第一表面和第二表面；在所述第一衬底的所述第二表面中的开口，所述开口在所述第一衬底中在所述第一表面与所述第二表面之间形成第一凹陷；第一悬臂式焊盘，所述第一悬臂式焊盘从所述第一衬底延伸并且具有面朝所述第一凹陷的第一侧以及形成所述衬底的所述第二表面的一部分的第二侧，第一导电焊盘，所述第一导电焊盘位于所述第一悬臂式焊盘上；以及第一半导体裸片，所述第一半导体裸片耦接至所述第一衬底的所述第一表面，所述第一半导体裸片电耦接至所述第一导电焊盘；耦接至所述第一封装体的多个导电球；以及堆叠在所述第一封装体下方的第二封装体，所述第二封装体通过所述多个导电球耦接至所述第一封装体，所述第二封装体包括：第二衬底，所述第二衬底具有第三表面和第四表面；在所述第三表面中的第二开口，所述第二开口在所述第二衬底中形成第二凹陷；第二悬臂式焊盘，所述第二悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第二凹陷的第一侧以及形成所述第三表面的一部分的第二侧；第二导电焊盘，所述第二导电焊盘位于所述第二悬臂式焊盘上；以及第二半导体裸片，所述第二半导体裸片耦接至所述第二衬底的所述第三表面和所述第四表面之一，所述第二半导体裸片和所述第一半导体裸片之一电耦接至所述第二导电焊盘。...

【技术特征摘要】
2015.05.26 US 14/721,8311.一种叠层封装体组件，其特征在于，包括：第一封装体，所述第一封装体包括：第一衬底，所述第一衬底具有第一表面和第二表面；在所述第一衬底的所述第二表面中的开口，所述开口在所述第一衬底中在所述第一表面与所述第二表面之间形成第一凹陷；第一悬臂式焊盘，所述第一悬臂式焊盘从所述第一衬底延伸并且具有面朝所述第一凹陷的第一侧以及形成所述衬底的所述第二表面的一部分的第二侧，第一导电焊盘，所述第一导电焊盘位于所述第一悬臂式焊盘上；以及第一半导体裸片，所述第一半导体裸片耦接至所述第一衬底的所述第一表面，所述第一半导体裸片电耦接至所述第一导电焊盘；耦接至所述第一封装体的多个导电球；以及堆叠在所述第一封装体下方的第二封装体，所述第二封装体通过所述多个导电球耦接至所述第一封装体，所述第二封装体包括：第二衬底，所述第二衬底具有第三表面和第四表面；在所述第三表面中的第二开口，所述第二开口在所述第二衬底中形成第二凹陷；第二悬臂式焊盘，所述第二悬臂式焊盘从所述第二衬底延伸并且具有面朝所述第二凹陷的第一侧以及形成所述第三表面的一部分的第二侧；第二导电焊盘，所述第二导电焊盘位于所述第二悬臂式焊盘上；以及第二半导体裸片，所述第二半导体裸片耦接至所述第二衬底的所述第三表面和所述第四表面之一，所述第二半导体裸片和所述第一半导体裸片之一电耦接至所述第二导电焊盘。2.如权利要求1所述的叠层封装体组件，其特征在于，所述第二悬臂式焊盘在所述衬底的所述第三表面上，并且所述多个导电球之一在第一侧处耦接至所述第二导电焊盘并且在第二侧处耦接至所述第一导电焊盘。3.如权利要求1所述的叠层封装体组件，其特征在于，所述第一悬臂式焊盘和所述第一导电焊盘分别是多个第一悬臂式焊盘和多个第一导电焊盘之一。4.如权利要求3所述的叠层封装体组件，其特征在于，所述多个第一悬臂式焊盘和所述多个第一导电焊盘位于所述第二表面的周边处。5.如权利要求3所述的叠层封装体组件，其特征在于，所述第二悬臂式焊盘和所述第二导电焊盘分别是多个第二悬臂式焊盘和多个第二导电焊盘之一，...

【专利技术属性】
技术研发人员：J·塔利多，G·迪玛尤加，
申请(专利权)人：意法半导体公司，
类型：新型
国别省市：菲律宾;PH