The invention provides a manufacturing method of a capacitor module and a semiconductor laminated packaging method, which use a separate capacitor module for integrated packaging, can not only reduce the size of the package, but also improve the flexibility of the package and reduce the cost; the capacitor module includes both the capacitor structure and the through-hole structure, and the preparation process is simple, and can form two layers by using the conductive layer However, different etching depth results in different electrical connection positions of the upper through-hole.
【技术实现步骤摘要】
一种电容组件的制造方法和半导体叠层封装方法
本专利技术涉及半导体器件封装领域,具体为一种电容组件的制造方法和半导体叠层封装方法。
技术介绍
随着集成度的不断提高,集成电路封装采用封装上封装模式,即POP结构。该种封装是一种三维立体封装,可以灵活控制芯片的堆叠或横向布置,以满足小尺寸的需求。对于一些具有特定功能的集成电路封装,往往需要集成电容器件,现有技术中,往往是是将电容器作为一个独立芯片进行组合封装,或者在布线层中形成内嵌的电容器结构,该两种封装虽然解决了集成电路的特定功能,但是对于其尺寸的减小是不利的,并且也会导致封装体受到应力而翘曲。
技术实现思路
基于解决上述问题,本专利技术提供了一种电容组件的制造方法,其包括以下步骤:1)在衬底上沉积形成图案化的导电层;2)在所述衬底上和所述导电层上覆盖介电层;3)在所述介电层上形成低K材料层,并通过第一次刻蚀在所述低K材料层中形成第一开口和第二开口,其中所述第一开口和第二开口分别对应于图案化的所述导电层,且所述第一开口和第二开口的底部露出所述介电层;4)对其中的第二开口实施第二次刻蚀以刻蚀掉第二开口底部的介电层,以形成第三开口,其中所述第三开口露出所述导电层;5)在所述第一开口和第三开口内填充导电物质以形成第一上通孔和第二上通孔,其中,所述第一上通孔与所述导电层通过所述介电层隔开,所述第二上通孔与所述导电层电连接;6)从所述衬底的背面进行开口并进行导电物质填充以形成第一下通孔和第二下通孔,其中,所述第一下 ...
【技术保护点】
1.一种电容组件的制造方法,其包括以下步骤:/n1)在衬底上沉积形成图案化的导电层;/n2)在所述衬底上和所述导电层上覆盖介电层;/n3)在所述介电层上形成低K材料层,并通过第一次刻蚀在所述低K材料层中形成第一开口和第二开口,其中所述第一开口和第二开口分别对应于图案化的所述导电层,且所述第一开口和第二开口的底部露出所述介电层;/n4)对其中的第二开口实施第二次刻蚀以刻蚀掉第二开口底部的介电层,以形成第三开口,其中所述第三开口露出所述导电层;/n5)在所述第一开口和第三开口内填充导电物质以形成第一上通孔和第二上通孔,其中,所述第一上通孔与所述导电层通过所述介电层隔开,所述第二上通孔与所述导电层电连接;/n6)从所述衬底的背面进行开口并进行导电物质填充以形成第一下通孔和第二下通孔,其中,所述第一下通孔与所述第一上通孔一一对应,所述第二下通孔与所述第二上通孔一一对应,且所述第一和第二下通孔均与所述导电层电连接。/n
【技术特征摘要】
1.一种电容组件的制造方法,其包括以下步骤:
1)在衬底上沉积形成图案化的导电层;
2)在所述衬底上和所述导电层上覆盖介电层;
3)在所述介电层上形成低K材料层,并通过第一次刻蚀在所述低K材料层中形成第一开口和第二开口,其中所述第一开口和第二开口分别对应于图案化的所述导电层,且所述第一开口和第二开口的底部露出所述介电层;
4)对其中的第二开口实施第二次刻蚀以刻蚀掉第二开口底部的介电层,以形成第三开口,其中所述第三开口露出所述导电层;
5)在所述第一开口和第三开口内填充导电物质以形成第一上通孔和第二上通孔,其中,所述第一上通孔与所述导电层通过所述介电层隔开,所述第二上通孔与所述导电层电连接;
6)从所述衬底的背面进行开口并进行导电物质填充以形成第一下通孔和第二下通孔,其中,所述第一下通孔与所述第一上通孔一一对应,所述第二下通孔与所述第二上通孔一一对应,且所述第一和第二下通孔均与所述导电层电连接。
2.根据权利要求1所述的电容组件的制造方法,其特征在于:其中,该衬底为硅衬底。
3.根据权利要求1所述的电容组件的制造方法,其特征在于:该低K材料层为氧化硅或者氮化硅。
4.根据权利要求1所述的电...
【专利技术属性】
技术研发人员:戴世元,
申请(专利权)人:南通沃特光电科技有限公司,
类型:发明
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。