一种半导体器件的制造方法技术

本发明专利技术提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供形成有若干栅极结构的半导体衬底；沉积间隙壁材料层覆盖栅极结构以及半导体衬底的表面；刻蚀暴露的部分间隙壁材料层以形成位于NMOS区域内的栅极结构侧壁上的第一间隙壁；沉积牺牲材料层覆盖剩余的间隙壁材料层的表面、第一间隙壁以及半导体衬底暴露的表面；刻蚀PMOS区域暴露的牺牲材料层和间隙壁材料层，以形成位于PMOS区域中的栅极结构侧壁上的第二间隙壁；在PMOS区域内的源/漏区域形成应力层，在应力层上形成覆盖层；去除剩余的牺牲材料层、第一间隙壁和第二间隙壁。本发明专利技术的方法可有效避免覆盖层损失过多以至于不能很好的保护SiGe层的问题。

Method for manufacturing semiconductor device

The invention provides a method for manufacturing a semiconductor device, relating to the field of semiconductor technology. Includes: providing a semiconductor substrate of the gate structure; depositing material layer covering the surface of the gate spacer structure and the semiconductor substrate; etching the exposed part of the gap wall material layer to form in the first clearance wall side gate structure in the NMOS region on the wall surface; depositing sacrificial first spacer material layer and the semiconductor substrate is exposed cover the remaining gap wall material layer, the surface area exposed to PMOS; etching the sacrificial layer and the spacer material layer to form a gate structure in the second gap wall side in PMOS region on the wall; in the PMOS area of the source / drain region formed stress layer, covering layer is formed on the stress layer; removal of the sacrificial material layer, the rest of the first clearance wall and the second wall clearance. The method of the invention can effectively avoid the problem that the overburden layer is too much to protect the SiGe layer very well.

【技术实现步骤摘要】
一种半导体器件的制造方法
本专利技术涉及半导体
，具体而言涉及一种半导体器件的制造方法。
技术介绍
嵌入式锗硅(EmbeddedSiGe，E-SiGe)工艺被广泛应用于先进的CMOS工艺技术以在沟道区增加额外的压应力，因此显著提升PMOS的性能。然而E-SiGe工艺面临诸多挑战，包括单元处理过程(高Ge百分比含量，缺陷控制等)和集成问题(应力接近、嵌入式SiGe形状、热兼容性等)∑型SiGe源/漏通常被用于产生额外的压应力到沟道以提高空穴迁移率。如图1A所示，在SiGe层101的顶部形成Si覆盖层102以保护SiGe101层免于受到损伤。在之后的工艺过程期间，Si覆盖层102损失过多以至于不能很好的保护SiGe层101，如图1C所示。如图1B所示，NMOS器件区间隙壁氮化硅(SiN)103刻蚀工艺期间干法刻蚀和灰化步骤是造成Si覆盖层102损失的主要原因，而在该步骤期间PMOS区域的Si源区和漏区暴露，干法刻蚀时产生的等离子体使得Si覆盖层102受到损伤和氧化。因此，为解决上述技术问题，有必要提出一种新的半导体器件的制造方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，并在所述PMOS区域和NMOS区域的所述半导体衬底上形成有若干栅极结构；沉积间隙壁材料层覆盖所述栅极结构以及所述半导体衬底的表面；形成第一光阻层覆盖所述PMOS区域暴露所述NMOS区域；刻蚀暴露的部分所述间隙壁材料层，以形成位于所述NMOS区域内的所述栅极结构侧壁上的第一间隙壁；去除所述第一光阻层；沉积牺牲材料层覆盖剩余的所述间隙壁材料层的表面、所述第一间隙壁的表面以及所述半导体衬底暴露的表面；形成第二光阻层覆盖所述NMOS区域暴露所述PMOS区域，依次刻蚀暴露的所述牺牲材料层和所述间隙壁...

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括PMOS区域和NMOS区域，并在所述PMOS区域和NMOS区域的所述半导体衬底上形成有若干栅极结构；沉积间隙壁材料层覆盖所述栅极结构以及所述半导体衬底的表面；形成第一光阻层覆盖所述PMOS区域暴露所述NMOS区域；刻蚀暴露的部分所述间隙壁材料层，以形成位于所述NMOS区域内的所述栅极结构侧壁上的第一间隙壁；去除所述第一光阻层；沉积牺牲材料层覆盖剩余的所述间隙壁材料层的表面、所述第一间隙壁的表面以及所述半导体衬底暴露的表面；形成第二光阻层覆盖所述NMOS区域暴露所述PMOS区域，依次刻蚀暴露的所述牺牲材料层和所述间隙壁材料层，以形成位于所述PMOS区域中的所述栅极结构侧壁上的第二间隙壁；去除所述第二光阻层，在所述PMOS区域内的所述半导体衬底的源/漏区域形成应力层，在所述应力层上形成覆盖层；去除剩余的所述牺牲材料层、所述第一间隙壁和所述第二间隙壁。2.根据权利要求1所述的制造方法，其特征在于，所述栅极结构包括自下而上的栅极介电层和栅极层。3.根据权利要求1所述的制造方法，其特征在于，所述间隙壁材料层包括氮化物层和氧化物层。4.根据权利要求3所述的制造方法，其特征在于，所述氮化物层位于所述氧化物层的上方。5.根据权利要求3所述的制造方法，其特征在于，所述氮化物层为氮化硅，所述氧化物层为氧化硅。6.根据权利要求3所述的制造方法，其特征在于，所述氮化物层和所述氧化物层的沉积方法选自高温炉管、化学气相沉积、物理气相沉积或原子层沉积中的一种。7.根据权利要求3...

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31