互补纳米线半导体器件及其制造方法技术

本发明专利技术提出了一种互补纳米线半导体器件及其制造方法，采用多次热氧化-去除氧化层工艺对第一纳米线进行处理时，热氧化法会与第一纳米线中的硅进行反应生成氧化层，可以降低第一纳米线中硅的含量，提高锗的含量，进而提高半导体器件的性能；此外，采用本发明专利技术中的技术方案，能够通过较为简单的工艺形成圆柱形的第二纳米线，降低了制造难度。

Complementary nanowire semiconductor device and method of manufacturing the same

The invention provides a complementary nanowire semiconductor device and its manufacturing method, using multiple thermal oxidation and removing the oxide layer process was used to treat the first nanowires, reaction of oxide layer thermal oxidation method with the first nanowires of silicon, silicon nanowires can reduce the content of the first, and then improve the content of germanium. To improve the performance of semiconductor devices; in addition, the technical scheme of the invention, capable of forming second cylindrical nanowires by a relatively simple process, reduce the manufacturing difficulty.

【技术实现步骤摘要】
互补纳米线半导体器件及其制造方法
本专利技术涉及半导体制造领域，尤其涉及一种互补纳米线半导体器件及其制造方法。
技术介绍
具有高迁移率的沟道材料(例如SiGe、Ge和III-V族材料)的窄鳍形结构的FinFET器件或纳米线环绕栅极器件能够在提供所需的静电控制和开启速度方面代替互补型硅器件。由于InGaAs具有很高电子迁移率，因此，在nMOSFET通道的材料选择中，InGaAs一直被视为在未来的超低功耗、高性能CMOS中极具潜力的材料之一。由于Ge在尺寸急剧缩小的MOSFET中具有良好的空穴传输能力，其通常被视为在pMOSFET沟道中极具潜力的材料之一。在3D器件结构例如三栅结构和环绕栅结构中通常都是必用的材质。在美国公开的专利US20100164102A1中，其公开了在硅上鳍形结构中使用锗纳米线的结构，在其公开的内容中，锗硅外延线包围在鳍部顶端，因此所形成的锗硅外延线为具有硅核的外延线，虽然通过后续的氧化退火处理，能够使锗向中心聚集以形成锗纳米线，但是由于内核硅含量较高，因此提高锗纳米线中锗含量的工艺难度较大，因此所形成的半导体器件中，纳米线内锗含量较低，从而影响所形成的半导体器件的性能。
技术实现思路
本专利技术的目的在于提供一种互补纳米线半导体器件及其制造方法，能够提高纳米线内锗的含量，从而提高器件的性能。为了实现上述目的，本专利技术提出了一种互补纳米线半导体器件的制造方法，包括步骤：提供基底，所述基底上设有NMOS有源区域、PMOS有源区域以及隔离区；在所述NMOS有源区域和PMOS有源区域暴露出的基底上形成多边体的第一纳米线，所述第一纳米线的材质为锗硅晶体材料；采用选择性腐蚀方法减薄所述隔离区和基底，使所述第一纳米线悬空于所述基底上方；在所述NMOS有源区域上的第一纳米线表面形成一层III-V族半导体晶体材料；对所述PMOS有源区域上的第一纳米线进行多次热氧化-去除氧化层工艺处理，使所述第一多边体外延线变为圆柱形的第二纳米线；形成覆盖在所述第一纳米线、第二纳米线和基底表面的介质层；在所述基底上形成栅极，所述栅极包围所述第一纳米线、第二纳米线和介质层。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述热氧化-去除氧化层工艺步骤包括：采用高温热氧化法在所述第一纳米线形成氧化层；刻蚀去除位于所述第一纳米线表面的氧化层，以使第一纳米线圆形化。进一步的，在所述的互补纳米线半导体器件的制造方法中，将所述热氧化-去除氧化层工艺重复2～4次。进一步的，在所述的互补纳米线半导体器件的制造方法中，在重复完毕热氧化-去除氧化层工艺后，对所述第二纳米线进行氢气氛围下的高温退火处理。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述第一纳米线或第二纳米线中锗的质量百分比含量范围为15％～95％。进一步的，在所述的互补纳米线半导体器件的制造方法中，采用CVD、MOCVD、MBE或ALD工艺形成所述第一纳米线。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述第一纳米线的长度范围为2纳米～50纳米。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述第一纳米线横截面为棱形或六边形。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述第一纳米线横截面对角线的长度范围为2纳米～5纳米。进一步的，在所述的互补纳米线半导体器件的制造方法中，所述III-V族半导体晶体材料为InGaAs或InAs。进一步的，在所述的互补纳米线半导体器件的制造方法中，采用选择性腐蚀方法减薄所述隔离区和基底的步骤包括：采用湿法刻蚀对所述隔离区进行回刻蚀，暴露出部分基底；采用四甲基氢氧化铵对暴露出的基底进行选择性刻蚀，使所述第一纳米线悬空。进一步的，在所述的互补纳米线半导体器件的制造方法中，在所述NMOS有源区域上的第一纳米线表面形成一层III-V族半导体晶体材料的步骤包括：在所述PMOS有源区域上的第一纳米线处形成硬掩膜层；采用CVD、MOCVD、MBE或ALD工艺在所述NMOS有源区域上的第一纳米线表面形成所述III-V族半导体晶体材料；去除所述硬掩膜层。在本专利技术中，还提出了一种互补纳米线半导体器件，采用如上文所述的互补纳米线半导体器件的制造方法制备而成，包括：基底、隔离层、第一纳米线、第二纳米线、介质层及栅极，其中，所述隔离层位于所述基底内，所述第一纳米线表面形成有III-V族半导体晶体材料，所述第一纳米线、第二纳米线悬空在所述基底上，所述介质层形成在所述基底、第一纳米线和第二纳米线表面，所述栅极形成在所述基底上，并包围所述第一纳米线、第二纳米线和介质层，所述第一纳米线的横截面为多边形，所述第二纳米线的横截面为圆形。与现有技术相比，本专利技术的有益效果主要体现在：采用多次热氧化-去除氧化层工艺对第一纳米线进行处理时，热氧化法会与第一纳米线中的硅进行反应生成氧化层，可以降低第一纳米线中硅的含量，提高锗的含量，进而提高半导体器件的性能；此外，采用本专利技术中的技术方案，能够通过较为简单的工艺形成圆柱形的第二纳米线，降低了制造难度。附图说明图1为本专利技术一实施例中互补纳米线半导体器件的制造方法的流程图；图2至图10为本专利技术一实施例中形成互补纳米线半导体器件过程中的剖面示意图。具体实施方式下面将结合示意图对本专利技术的互补纳米线半导体器件及其制造方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。请参考图1，在本实施例中，提出了一种互补纳米线半导体器件的制造方法，包括步骤：S100：提供基底，所述基底上设有NMOS有源区域、PMOS有源区域以及隔离区；S200：在所述NMOS有源区域和PMOS有源区域暴露出的基底上形成多边体的第一纳米线，所述第一纳米线的材质为锗硅晶体材料；S300：采用选择性腐蚀方法减薄所述隔离区和基底，使所述第一纳米线悬空于所述基底上方；S400：在所述NMOS有源区域上的第一纳米线表面形成一层III-V族半导体晶体材料；S500：对所述PMOS有源区域上的第一纳米线进行多次热氧化-去除氧化层工艺处理，使所述第一多边体外延线变为圆柱形的第二纳米线；S600：形成覆盖在所述第一纳米线、第二纳米线和基底表面的介质层；S700：在所述基底上形成栅极，所述栅极包围所述第一纳米线、第二纳米线和介质层。具体的，请参考图2，在本实施例中，所述基底100为硅片等半导体衬底，在所述基底100中形成有隔离区200，本文档来自技高网...

【技术保护点】
一种互补纳米线半导体器件的制造方法，其特征在于，包括步骤：提供基底，所述基底上设有NMOS有源区域、PMOS有源区域以及隔离区；在所述NMOS有源区域和PMOS有源区域暴露出的基底上形成多边体的第一纳米线，所述第一纳米线的材质为锗硅晶体材料；采用选择性腐蚀方法减薄所述隔离区和基底，使所述第一纳米线悬空于所述基底上方；在所述NMOS有源区域上的第一纳米线表面形成一层III‑V族半导体晶体材料；对所述PMOS有源区域上的第一纳米线进行多次热氧化‑去除氧化层工艺处理，使所述第一多边体外延线变为圆柱形的第二纳米线；形成覆盖在所述第一纳米线、第二纳米线和基底表面的介质层；在所述基底上形成栅极，所述栅极包围所述第一纳米线、第二纳米线和介质层。

【技术特征摘要】
1.一种互补纳米线半导体器件的制造方法，其特征在于，包括步骤：提供基底，所述基底上设有NMOS有源区域、PMOS有源区域以及隔离区；在所述NMOS有源区域和PMOS有源区域暴露出的基底上形成多边体的第一纳米线，所述第一纳米线的材质为锗硅晶体材料；采用选择性腐蚀方法减薄所述隔离区和基底，使所述第一纳米线悬空于所述基底上方；在所述NMOS有源区域上的第一纳米线表面形成一层III-V族半导体晶体材料；对所述PMOS有源区域上的第一纳米线进行多次热氧化-去除氧化层工艺处理，使所述第一多边体外延线变为圆柱形的第二纳米线；形成覆盖在所述第一纳米线、第二纳米线和基底表面的介质层；在所述基底上形成栅极，所述栅极包围所述第一纳米线、第二纳米线和介质层。2.如权利要求1所述的互补纳米线半导体器件的制造方法，其特征在于，所述热氧化-去除氧化层工艺步骤包括：采用高温热氧化法在所述第一纳米线形成氧化层；刻蚀去除位于所述第一纳米线表面的氧化层，以使第一纳米线圆形化。3.如权利要求2所述的互补纳米线半导体器件的制造方法，其特征在于，将所述热氧化-去除氧化层工艺重复2～4次。4.如权利要求3所述的互补纳米线半导体器件的制造方法，其特征在于，在重复完毕热氧化-去除氧化层工艺后，对所述第二纳米线进行氢气氛围下的高温退火处理。5.如权利要求1所述的互补纳米线半导体器件的制造方法，其特征在于，所述第一纳米线或第二纳米线中锗的质量百分比含量范围为15％～95％。6.如权利要求1所述的互补纳米线半导体器件的制造方法，其特征在于，采用CVD、MOCVD、MBE或ALD工艺形成所述第一纳米线。7.如权利要求1所述的互补纳米线半导体器件的制造方法，其特征在于，所述第一纳米...

【专利技术属性】
技术研发人员：肖德元，
申请(专利权)人：上海新昇半导体科技有限公司，
类型：发明
国别省市：上海,31