【技术实现步骤摘要】
本申请涉及半导体器件的，尤其涉及一种存储块、存储单元组以及存储器件。
技术介绍
1、二维(two-dimensional，2d)存储块在电子装置中普遍存在，并且可包括例如或非(nor)闪速存储阵列、与非(nand)闪速存储阵列、动态随机存取存储器(dynamic random-access memory，dram)阵列等。然而，2d存储阵列已经接近缩放极限，存储密度无法进一步提高。
技术实现思路
1、本申请提供的一种存储块、存储单元组以及存储器件，旨在解决现有2d存储阵列已经接近缩放极限，存储密度无法进一步提高的问题。
2、本申请一方面提供一种存储块，该存储块包括存储阵列。存储阵列包括多个堆叠条状结构和多个半导体结构，多个堆叠条状结构沿列方向间隔分布，每个堆叠条状结构沿行方向延伸，且包括沿高度方向交替层叠的多个绝缘条和多个导电条；其中，每两个相邻的堆叠条状结构之间设置若干半导体结构，两个相邻的堆叠条状结构及设置于其之间的若干半导体结构参与形成一行存储子阵列，两个相邻的堆叠条状结构中的导电条作为该行存储子阵列的控制栅；每行存储子阵列包括沿行方向分布的多个存储单元组，每个存储单元组包括一对应的半导体结构，半导体结构沿高度方向延伸，在垂直于高度方向的平面上，半导体结构的横截面为环形。
3、进一步地，每个存储单元组中，半导体结构包括源区半导体结构、漏区半导体结构、设置在源区半导体结构与漏区半导体结构之间的第一沟道半导体结构和第二沟道半导体结构；其中，源区半导体结构、
4、进一步地，每个存储单元组中，第一沟道半导体结构和第二沟道半导体结构朝向远离彼此的方向弯曲。
5、进一步地，每个存储单元组对应的两个堆叠条状结构中，每个导电条作为该存储单元组的控制栅，用于构成一个存储单元，每个存储单元匹配对应的导电条、第一/第二沟道半导体结构、源区半导体结构以及漏区半导体结构的至少部分；在列方向上，每个存储单元组第一侧的堆叠条状结构作为与该存储单元组对应的第一堆叠条状结构，每个存储单元组第二侧的堆叠条状结构作为与该存储单元组对应的第二堆叠条状结构，第一侧和第二侧相对；第一堆叠条状结构中的每个导电条作为该存储单元组的第一控制栅，用于构成一个第一存储单元，每个第一存储单元匹配对应的导电条、第一沟道半导体结构、源区半导体结构以及漏区半导体结构的至少部分；第二堆叠条状结构中的每个导电条作为该存储单元组的第二控制栅，用于构成一个第二存储单元，每个第二存储单元匹配对应的导电条、第二沟道半导体结构、源区半导体结构以及漏区半导体结构的至少部分。
6、进一步地，非边缘处的每个堆叠条状结构对应两行存储子阵列；非边缘处的每个堆叠条状结构中的每个导电条作为对应的一行存储子阵列中的每个存储单元组的第一控制栅，用于构成一个第一存储单元，并作为对应的另一行存储子阵列中的每个存储单元组的第二控制栅，用于构成一个第二存储单元；每个堆叠条状结构中的每个导电条作为一条字线。
7、进一步地，每个存储单元组对应两个堆叠条状结构；每个存储单元组还包括第一存储结构和第二存储结构，第一存储结构设置在半导体结构与对应的一个堆叠条状结构之间，第一存储结构与第一沟道半导体结构的弯曲方向一致；第二存储结构设置在半导体结构与对应的另一个堆叠条状结构之间，第二存储结构与第二沟道半导体结构的弯曲方向一致。
8、进一步地，第一存储结构和第二存储结构分别为电荷能陷存储结构，且分别沿高度方向延伸；第一存储结构设置在源区半导体结构、漏区半导体结构和第一沟道半导体结构与对应的一个堆叠条状结构之间；第二存储结构设置在源区半导体结构、漏区半导体结构和第二沟道半导体结构与对应的另一个堆叠条状结构之间；其中，第一存储结构和第二存储结构分别包括第一介质层、电荷存储层和第二介质层，第一介质层设置在电荷存储层与对应的一个堆叠条状结构之间，电荷存储层设置在第一介质层与第二介质层之间，第二介质层设置在电荷存储层与源区半导体结构、漏区半导体结构和第一/第二沟道半导体结构之间。
9、进一步地，第一存储结构和第二存储结构分别包括沿高度方向分布的多个浮栅存储结构，每个浮栅存储结构参与形成一个存储单元；第一存储结构设置在源区半导体结构、漏区半导体结构和第一沟道半导体结构与对应的一个堆叠条状结构之间；第二存储结构设置在源区半导体结构、漏区半导体结构和第二沟道半导体结构与对应的另一个堆叠条状结构之间；其中，浮栅存储结构包括浮栅和包裹浮栅的绝缘介质，每个存储单元中，浮栅存储结构设置在导电条与第一/第二沟道半导体结构之间，且浮栅的任意表面均被绝缘介质覆盖。
10、进一步地，每个存储单元组中，源区半导体结构、漏区半导体结构、第一沟道半导体结构和第二沟道半导体结构所围设形成的环形区域内设置有第一绝缘结构。
11、进一步地，在行方向上，每个存储单元组中的源区/漏区半导体结构与相邻的另一存储单元组中的源区/漏区半导体结构之间，设置有第二绝缘结构；或者在行方向上，两个相邻的存储单元组包括漏区半导体结构、第一/第二沟道半导体结构、源区半导体结构、第一/第二沟道半导体结构、漏区半导体结构，以共享同一源区半导体结构，且每相邻两个存储单元组中的漏区半导体结构与相邻的另一相邻两个存储单元组中的漏区半导体结构之间，设置有第二绝缘结构。
12、进一步地，相邻两行存储子阵列中的存储单元组彼此对齐或者彼此错位。
13、进一步地，在高度方向上，处于同一层的导电条中，第奇数导电条连接在一起，第偶数导电条连接在一起；每个存储单元组中的半导体结构进一步包括沿高度方向延伸的源区半导体连接柱、漏区半导体连接柱、第一沟道半导体连接柱和第二沟道半导体连接柱；在高度方向上，源区半导体连接柱与源区半导体结构连接，漏区半导体连接柱与漏区半导体连接，第一沟道半导体连接柱与第一沟道半导体结构连接，第二沟道半导体连接柱与第二沟道半导体结构连接；其中，多行存储子阵列中，相同行的多个存储单元组的源区半导体结构藉由对应的源区半导体连接柱连接至同一源极线；相同列的多个存储单元组的漏区半导体结构藉由对应的漏区半导体连接柱连接至同一位线；相同列的多个存储单元组的第一沟道半导体结构和第二沟道半导体结构藉由对应的第一沟道半导体连接柱和第二沟道半导体连接柱连接至同一阱区线。
14、进一步地，每个存储单元组中的源区半导体连接柱进一步套设有源区导电控制环，其中，同一列存储单元组中的源区导电控制环连接至同一源极控制线；每个存储单元组中的漏区半导体连接柱进一步套设有漏区导电控制环，其中，同一列存储单元组中的漏区导电控制环连接至同一位线控制线。
15、进一步地，存储块接收控制信号，执行如下操作：选中一层中所有的第奇数或第偶数导电条施加第一字线选取电压，以执行层选择；选中一位线施加第一位线选取电压，以执行列选择；选中一源极线施加第一源极选取电压，以执行行选择，从而配合层选择和列选择，选中本文档来自技高网...
【技术保护点】
1.一种存储块，其特征在于，包括：
2.根据权利要求1所述的存储块，其特征在于，
3.根据权利要求2所述的存储块，其特征在于，
4.根据权利要求2所述的存储块，其特征在于，
5.根据权利要求4所述的存储块，其特征在于，
6.根据权利要求2所述的存储块，其特征在于，每个所述存储单元组对应两个所述堆叠条状结构；
7.根据权利要求6所述的存储块，其特征在于，
8.根据权利要求6所述的存储块，其特征在于，
9.根据权利要求2任意一项所述的存储块，其特征在于，
10.根据权利要求2任意一项所述的存储块，其特征在于，
11.根据权利要求1-10任一项所述的存储块，其特征在于，
12.根据权利要求2所述的存储块，其特征在于，
13.根据权利要求12所述的存储块，其特征在于，
14.根据权利要求13所述的存储块，其特征在于，
15.根据权利要求13所述的存储块，其特征在于，
16.根据权利要求13所述的存储块，其特征在
17.一种存储单元组，其特征在于，包括：
18.根据权利要求17所述的存储单元组，其特征在于，
19.根据权利要求17或18所述的存储单元组，其特征在于，
20.一种存储器件，其特征在于，包括：
...【技术特征摘要】
1.一种存储块，其特征在于，包括：
2.根据权利要求1所述的存储块，其特征在于，
3.根据权利要求2所述的存储块，其特征在于，
4.根据权利要求2所述的存储块，其特征在于，
5.根据权利要求4所述的存储块，其特征在于，
6.根据权利要求2所述的存储块，其特征在于，每个所述存储单元组对应两个所述堆叠条状结构；
7.根据权利要求6所述的存储块，其特征在于，
8.根据权利要求6所述的存储块，其特征在于，
9.根据权利要求2任意一项所述的存储块，其特征在于，
10.根据权利要求2任意一项所述的存储块，其特征在于，
11.根...
【专利技术属性】
技术研发人员：占琼，曹开玮，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。