【技术实现步骤摘要】
本专利技术涉及半导体器件，尤其涉及一种存储块、存储器件及存储单元。
技术介绍
1、二维(two-dimensional，2d)存储块在电子装置中普遍存在，并且可包括例如或非(nor)闪速存储阵列、与非(nand)闪速存储阵列、动态随机存取存储器(dynamic random-access memory，dram)阵列等。然而， 2d存储阵列已经接近缩放极限，存储密度无法进一步提高。
技术实现思路
1、本申请提供的存储块及其制程方法，旨在解决现有2d存储阵列已经接近缩放极限，存储密度无法进一步提高的问题。
2、为解决上述技术问题，本申请采用的一个技术方案是：提供一种存储块。该存储块包括：存储阵列，包括呈三维阵列分布的多个存储单元，其中，所述存储阵列包括沿高度方向依次层叠的多个存储子阵列层，每个所述存储子阵列层包括沿所述高度方向层叠的漏区半导体层、沟道半导体层和源区半导体层；每个所述存储子阵列层中的所述漏区半导体层、沟道半导体层和源区半导体层分别包括沿行方向分布的多条漏区半导体条、沟道半导体条和源区半导体条，每条所述漏区半导体条、沟道半导体条和源区半导体条分别沿列方向延伸；所述漏区半导体条、沟道半导体条和源区半导体条的两侧分别设置沿列方向分布的多条栅极条，每条所述栅极条沿所述高度方向延伸；在所述高度方向上，每条所述栅极条至少有部分与每层所述存储子阵列层中的一条对应的所述沟道半导体条的部分在一投影平面上的投影重合，所述投影平面沿所述高度方向和所述列方向延伸；所述栅极条的部分、
3、在一个实施例中，每条所述漏区半导体条、沟道半导体条和源区半导体条分别为单晶半导体条。
4、在一个实施例中，每条所述漏区半导体条和每条所述源区半导体条分别为第一掺杂类型的半导体条带，每条所述沟道半导体层分别为第二掺杂类型的半导体条带。
5、在一个实施例中，在所述高度方向上，两相邻的所述存储子阵列层包括依次层叠的漏区半导体层、沟道半导体层、源区半导体层、沟道半导体层和漏区半导体层，以共用同一所述源区半导体层；
6、每两层所述存储子阵列层上设置一层间隔离层，以与其它两层所述存储子阵列层彼此隔离。
7、在一个实施例中，所述漏区半导体条、沟道半导体条和源区半导体条的两侧分别设置沿所述列方向分布的多个隔离墙，每个所述隔离墙沿所述高度方向和所述行方向延伸，以隔开相邻两列所述漏区半导体条、沟道半导体条和源区半导体条；其中，在所述列方向上，同一列的相邻两所述隔离墙之间的多个区域用于形成多个字线孔洞，所述字线孔洞沿所述高度方向延伸；
8、所述栅极条分别设置在所述字线孔洞内，在同一个所述存储子阵列层中，相邻两列所述漏区半导体条、沟道半导体条和源区半导体条共享同一所述栅极条，以使同一所述行方向上的相邻两个所述存储单元共用同一控制栅极。
9、在一个实施例中，所述漏区半导体条、沟道半导体条和源区半导体条的两侧的部分区域还分别设置有多个支撑柱。
10、在一个实施例中，所述源区半导体条、沟道半导体条和源区半导体条分别为标准条状结构；或者
11、所述漏区半导体条、沟道半导体条和源区半导体条分别包括条状的本体结构和从所述本体结构朝向两侧所述栅极条凸起的凸起部，所述凸起部远离所述本体结构的凸面包括弧面；所述栅极条朝向所述漏区半导体条、沟道半导体条和源区半导体条的面为凹面，所述凹面为对应的弧面。
12、在一个实施例中，所述栅极条与相邻的所述漏区半导体条、沟道半导体条和源区半导体条之间设置存储结构，以存储电荷。
13、在一个实施例中，所述存储结构为电荷能陷存储结构，设置在所述栅极条与相邻的所述漏区半导体条、沟道半导体条和源区半导体条之间，且沿所述高度方向延伸；
14、其中，所述电荷能陷存储结构包括第一介质层、电荷存储层和第二介质层，所述第一介质层位于所述电荷存储层与所述漏区半导体条、沟道半导体条和源区半导体条之间，所述电荷存储层位于所述第一介质层与所述第二介质层之间，所述第二介质层位于所述电荷存储层与所述栅极条之间。
15、在一个实施例中，所述存储结构为浮栅存储结构；
16、其中，对于每个所述存储单元，所述浮栅存储结构包括浮栅和包裹所述浮栅的绝缘介质，所述浮栅与所述存储单元中所述沟道半导体条的相应部分对应，且所述浮栅的任意表面均被所述绝缘介质隔离。
17、在一个实施例中，每个所述栅极条分别连接一个对应的字线连接线，所述字线连接线在所述高度方向上延伸，用于使对应的所述栅极条分别连接至对应的字线，其中，同一行的多个所述栅极条分别用于连接至少一条对应的字线，每条所述字线分别沿所述行方向延伸，用于实现所述字线与所述多个存储子阵列层中的所述存储单元的控制栅极的连接。
18、在一个实施例中，同一行的多个所述栅极条分别用于连接两条对应的字线，奇数的所述栅极条连接同一条奇数字线，偶数的所述栅极条连接同一条所述偶数字线。
19、在一个实施例中，所述字线连接线远离所述栅极条的一端作为字线连接端，用于与所述存储块在所述高度方向上堆叠在一起的一堆叠芯片连接，所述字线设置在所述堆叠芯片上；或者
20、所述存储块进一步包括字线引出线，所述字线设置在所述存储块的所述存储阵列之上，所述字线引出线在所述高度方向上延伸且相对于所述字线连接线更远离所述栅极条，每个所述字线进一步分别对应连接一个对应的所述字线引出线，所述字线引出线远离所述字线的一端作为字线连接端，用于与所述存储块在所述高度方向上堆叠在一起的所述堆叠芯片连接或用于与所述存储块所在芯片上的控制电路连接。
21、在一个实施例中，多个所述存储子阵列层中同一列的每个所述漏区半导体条分别通过位线连接线引出，其中，所述位线连接线在所述高度方向上延伸；
22、多个所述存储子阵列层中同一列的每个所述源区半导体条分别通过源极连接线引出，其中，所述源极连接线在所述高度方向上延伸；
23、多个所述存储子阵列层中同一列的每个所述沟道半导体条分别通过阱区连接线引出，其中，所述阱区连接线在所述高度方向上延伸。
24、在一个实施例中，所述位线连接线远离对应的所述漏区半导体条的一端作为位线连接端；其中，所述位线连接端用于与所述存储块在所述高度方向上堆叠在一起的一堆叠芯片连接或用于与所述存储块所在芯片上的控制电路连接。
25、在一个实施例中，所述存储块中所有的所述源极连接线分别用于连接同一公共源极线或者预设数量的多条公共源极线；
26、所述存储块中所有的所述阱区连接线分别用于连接同一公共阱区线，以统一给所有的所述沟道半导体条施加阱区电压；或者所述存储块中的每个所述阱区连接线分别连接多条阱区电压线，以分别给每个所述沟道半导体条施加所述阱区电压。
27本文档来自技高网...
【技术保护点】
1.一种存储块，其特征在于，包括：
2.根据权利要求1所述的存储块，其特征在于，
3.根据权利要求1所述的存储块，其特征在于，
4.根据权利要求1所述的存储块，其特征在于，
5.根据权利要求1所述的存储块，其特征在于，
6.根据权利要求1所述的存储块，其特征在于，
7.根据权利要求1所述的存储块，其特征在于，
8.根据权利要求1所述的存储块，其特征在于，
9.根据权利要求8所述的存储块，其特征在于，
10.根据权利要求8所述的存储块，其特征在于，
11.根据权利要求1所述的存储块，其特征在于，
12.据权利要求11所述的存储块，其特征在于，
13.根据权利要求11-12任意一项所述的存储块，其特征在于，
14.根据权利要求1所述的存储块，其特征在于，
15.根据权利要求14所述的存储块，其特征在于，
16.根据权利要求14所述的存储块，其特征在于，
17.根据权利要求14所述的存储块，其特征
18.根据权利要求1所述的存储块，其特征在于，
19.根据权利要求1所述的存储块，其特征在于，
20.一种存储器件，其特征在于，包括：
21.一种存储单元，其特征在于，包括：
22.根据权利要求21所述的存储单元，其特征在于，
...【技术特征摘要】
1.一种存储块，其特征在于，包括：
2.根据权利要求1所述的存储块，其特征在于，
3.根据权利要求1所述的存储块，其特征在于，
4.根据权利要求1所述的存储块，其特征在于，
5.根据权利要求1所述的存储块，其特征在于，
6.根据权利要求1所述的存储块，其特征在于，
7.根据权利要求1所述的存储块，其特征在于，
8.根据权利要求1所述的存储块，其特征在于，
9.根据权利要求8所述的存储块，其特征在于，
10.根据权利要求8所述的存储块，其特征在于，
11.根据权利要求1所述的存储块，其特征在于，
12.据权利...
【专利技术属性】
技术研发人员：曹开玮，孙鹏，周俊，占琼，谢振，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。