具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法技术

本发明专利技术提供了具有轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)及其制造方法。该HEMT包括：源极；漏极；栅极；沟道提供层，用于形成至少二维电子气(2DEG)沟道；以及沟道形成层，至少该2DEG沟道将要形成在沟道形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，沟道提供层的部分是凹陷，多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。

【技术实现步骤摘要】

本公开涉及功率器件，更具体地，涉及包括轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)及其制造方法。
技术介绍
高电子迁移率晶体管(HEMT)包括具有不同带隙的半导体。在HEMT中，具有不同带隙的半导体结合在一起。在HEMT中，具有相对宽带隙的半导体充当施主。这样的具有相对宽带隙的半导体在具有相对窄带隙的半导体中形成二维电子气ODEG)。在HEMT中，2DEG 可以用作沟道。HEMT不仅可以用于提高电子载流子的迁移率，而且可以用作具有高击穿电压的晶体管并用作功率器件。HEMT包括具有相对宽带隙的半导体，例如化合物半导体。2DEG可以通过将η型材料掺杂到具有相对宽带隙的材料或通过使用极化材料形成。在HEMT中，栅极和漏极之间的2DEG在截止操作期间被去除，空间电荷保留，电场由于该空间电荷而集中在栅极处。由于在栅极处电场的集中，HEMT的击穿电压可能会减小。为了增大HEMT的击穿电压，可以减小沟道提供层的极化率，或者受主可以提供到沟道提供层以减小包含在2DEG沟道中的电子的浓度。然而，通过使用这种方法可能难以控制包含在2DEG沟道中的电子的浓度。沟道提供层是通过其形成2DEG的层。也就是，2DEG 通过沟道提供层形成。此外，包含在2DEG沟道中的电子的浓度对沟道提供层的厚度和极化率的变化非常敏感。随着沟道提供层的厚度减小，包含在2DEG沟道中的电子浓度根据沟道提供层的厚度变化的偏差可能会进一步增大。因此，与2DEG沟道的其余区域相比，不容易可靠地形成具有包含在2DEG沟道中的相对小的电子浓度的LDD区。
技术实现思路
本专利技术提供了可靠的包括轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)。本专利技术提供了制造HEMT的方法。额外的方面将在以下的描述中部分地给出，并部分地从该描述变得明显，或者可以通过实践给出的实施例而习知。根据本专利技术的方面，一种高电子迁移率晶体管(HEMT)包括源极；漏极；栅极; 沟道提供层，用于形成至少二维电子气ODEG)沟道；以及沟道形成层，至少二维电子气 (2DEG)沟道通过沟道提供层将形成在沟道形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，其中沟道提供层包括凹陷部分，且其中多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。在HEMT中，沟道提供层可以包括依次堆叠的蚀刻缓冲层和上层，且上层的极化率可以大于蚀刻缓冲层的极化率。HEMT还可以包括设置在蚀刻缓冲层之下的势垒层，其中势垒层的极化率可以大于蚀刻缓冲层的极化率。凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分和蚀刻缓冲层的被部分去除的部分。凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分和蚀刻缓冲层的被部分去除的部分。栅极可以设置在沟道提供层的凹陷部分中，或者设置在凹陷部分周围。沟道提供层的设置凹陷部分的部分可以包括氧化区。氧化区可以延伸到凹陷部分的整个区域中。HEMT还可以包括设置在源极、漏极和栅极之间的沟道提供层上的沟道增加层。HEMT还可以包括设置在栅极和沟道提供层之间的绝缘层。HEMT还可以包括设置在沟道增加层之上的绝缘层。HEMT还可以包括设置在栅极与沟道提供层之间的ρ型电介质层。根据本专利技术的另一方面，制造高电子迁移率晶体管(HEMT)的方法包括形成沟道形成层，在该沟道形成层中将形成至少二维电子气ODEG)沟道；在沟道形成层上形成沟道提供层，用于在沟道形成层中形成2DEG沟道；在沟道提供层中形成凹陷；以及在形成凹陷之后或之前形成源极、漏极和栅极，其中沟道提供层包括具有不同极化率的多个半导体层， 且其中多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。形成沟道提供层可以包括在沟道形成层上形成蚀刻缓冲层；以及在蚀刻缓冲层上形成上层，该上层的极化率大于蚀刻缓冲层的极化率。该方法还可以包括在蚀刻缓冲层下形成势垒层，该势垒层的极化率大于蚀刻缓冲层的极化率。形成凹陷可以包括完全去除上层的部分；或者完全去除上层的部分，然后部分去除蚀刻缓冲层的部分。栅极可以形成在沟道提供层的凹陷上，或者形成在凹陷周围。该方法还可以包括在源极、漏极和栅极之间的沟道提供层上形成沟道增加层。该方法还可以包括在栅极和沟道提供层之间形成绝缘层。该方法还可以包括在沟道增加层上形成绝缘层。该方法还可以包括在栅极和沟道提供层之间形成ρ型电介质层。沟道增加层可以由从碳(C)、硅(Si)、锗(Ge)、CN、SiN, GeN构成的组中选出的任一种与η型电介质材料形成。在此情形下，沟道增加层可以由C、Si和Ge的化合物以及该化合物的氮化物形成。在HEMT中，沟道提供层可以是蚀刻缓冲层，并同时可以是用于提供沟道的层。在这些情形下，极化率根据层的厚度变化的变化是小的。在形成HEMT期间，蚀刻缓冲层用作用于阻挡蚀刻的层以在2DEG沟道中形成LDD区，并且在形成LDD区期间可以防止包含在 2DEG沟道中的电子浓度根据沟道提供层的蚀刻厚度的显著变化。因此，可以确保LDD区的可靠性和HEMT的再生产率(!^productivity)的可靠性。此外，由于沟道提供层是蚀刻缓冲层，并同时是用于提供沟道的层，因此可以增大用于形成LDD区的蚀刻操作的容限。附图说明从结合附图对实施例的以下描述，这些和/或其它的方面将变得明显并更易于理解，在附图中图1至图8是根据本专利技术实施例的高电子迁移率晶体管(HEMT)的截面图；以及图9至图11是示出根据本专利技术实施例的制造HEMT的方法的截面图。具体实施例方式现在详细参照实施例，其示例在附图中示出，其中相似的附图标记始终指代相似的元件。在这点上，给出的实施例可以具有不同的形式并且不应被解释为限于这里给出的描述。因而，以下通过参照附图仅描述了实施例以解释本专利技术的方面。现在将描述根据本专利技术各个实施例的高电子迁移率晶体管(HEMT)。图1是根据本专利技术实施例的HEMT的截面图。参照图1，缓冲层12设置在衬底10 上。衬底10可以为例如蓝宝石衬底。例如，缓冲层12可以是AlN层或AKiaN层。第一材料层30和第二材料层32可以依次堆叠在缓冲层12上。第一材料层30和第二材料层32 可以各自为具有不同极化率和不同带隙的半导体层。第一材料层30的极化率和带隙可以小于第二材料层32的极化率和带隙。第一材料层30可以是半导体层，例如GaN层、InGaN 层或MGaN层/GaN层。第一材料层30包括二维电子气QDEG)沟道35。2DEG沟道35包括轻掺杂漏极(LDD)区Al。包含在LDD区Al中的电子浓度小于包含在2DEG沟道35的其余部分中的电子浓度。第二材料层32和第三材料层34依次堆叠在第一材料层30上。第二材料层32和第三材料层34可以是用于形成第一材料层30中的2DEG沟道35的沟道提供层。也就是， 第一材料层30中的2DEG沟道35通过第二材料层32和第三材料层34形成。第三材料层 34可以是上层。第二材料层32可以是蚀刻缓冲层，如后面所述。第二材料层32和第三材料层34的组被称作第一沟道提供层。第一沟道提供层是具有比第一材料层30的极化率更大的极化率的半导体层。第一沟道提供层根据第一沟道提供层与第一材料层30之间的极化率差异而被极化。由于第一沟道提供层的极化，2本文档来自技高网...

【技术保护点】
１．一种高电子迁移率晶体管，包括：源极；漏极；栅极；沟道提供层，用于形成至少二维电子气沟道；以及沟道形成层，至少所述二维电子气沟道将通过所述沟道提供层形成在所述沟道形成层中，其中所述沟道提供层包括具有不同极化率的多个半导体层，其中所述沟道提供层包括凹陷部分，以及其中所述多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：黄仁俊，申在光，吴在浚，金钟燮，崔赫洵，洪起夏，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR