无轻掺杂漏极的半导体结构及其制造方法技术

本发明专利技术提供一种无LDD的半导体结构，其包括：半导体层；栅极，位于半导体层上方；以及再生长区域，由半导体材料制成且位于半导体层中。再生长区域形成无LDD的半导体结构的源极区域或漏极区域。栅极包括通过栅极间隔件侧面覆盖的栅电极层。再生长区域朝向栅极间隔件下方的区域延伸并接近沿着栅极间隔件与栅电极层的接合处延伸的平面。本发明专利技术还提供了一种用于制造无LDD的半导体结构的方法。该方法包括：在半导体层上方形成栅极；去除半导体层的一部分并获得凹槽；以及在凹槽上方形成再生长区域。

【技术实现步骤摘要】

本专利技术一般地涉及半导体
，更具体地，涉及半导体结构及其形成方法。
技术介绍
半导体器件用于多种电子应用中，诸如个人计算机、移动电话、数码相机和其他的电子设备。通常通过以下步骤制造半导体器件：在半导体衬底上方顺序地沉积绝缘层或介电层、导电层和半导体材料层；并且使用光刻来图案化该多种材料层，以在该多种材料层上形成电路部件和元件。半导体技术中最近开发的多栅极场效应晶体管(MuGFET)通常是单个器件中包含多个栅极的金属氧化物半导体FET(MOSFET)。可以通过单个栅电极或独立的栅电极来控制多个栅极，其中多个栅极表面电子上可以作为单个栅极。一种类型的MuGFET被称为FinFET，该FinFET是一种具有鳍状半导体沟道的晶体管结构，该鳍状半导体沟道垂直地凸起到集成电路的半导体表面之外。FinFET是半导体器件中相对较新的技术。就减小寄生电阻而言，本领域迫切需要改进的设计方法、制造方法和结构，以提升FinFET的沟道迁移率。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种无轻掺杂漏极(无LDD)的半导体结构，包括：半导体层；栅极，位于所述半导体层上方；以及再生长区域，由半导体材料制成且位于所述半导体层中，并且所述再生长区域形成了所述无LDD的半导体结构的源极区域或漏极区域；其中，所述栅极包括通过栅极间隔件侧面覆盖的栅电极层，
并且所述再生长区域朝向所述栅极间隔件下方的区域延伸并接近沿着所述栅极间隔件与所述栅电极层的接合处延伸的平面。在该无LDD的半导体结构中，所述再生长区域包括第一再生长区域和第二再生长区域，并且所述第一再生长区域部分地围绕所述第二再生长区域。在该无LDD的半导体结构中，所述第一再生长区域包括掺磷的碳化硅。在该无LDD的半导体结构中，所述第二再生长区域包括掺磷的硅。在该无LDD的半导体结构中，所述第二再生长区域包括掺磷的碳化硅。在该无LDD的半导体结构中，所述再生长区域还包括第三再生长区域，并且所述第二再生长区域至少部分地围绕所述第三再生长区域。在该无LDD的半导体结构中，所述第三再生长区域包括掺磷的硅。在该无LDD的半导体结构中，所述再生长区域所提供的接近值为大约7nm至大约-1nm。在该无LDD的半导体结构中，所述第一再生长区域所具有的磷掺杂剂浓度为大约1E19atoms/cm3至大约3E20atoms/cm3。在该无LDD的半导体结构中，所述第一再生长区域所具有的替位式碳掺杂剂浓度为大约1％至大约4％。在该无LDD的半导体结构中，所述第二再生长区域所具有的磷掺杂剂浓度为大约1E20atoms/cm3至大约2E20atoms/cm3。在该无LDD的半导体结构中，所述第二再生长区域所具有的替位式碳掺杂剂浓度为大约1.2％至大约2.5％。在该无LDD的半导体结构中，所述第三再生长区域所具有的磷掺杂剂浓度为大约2E21atoms/cm3至大约5E21atoms/cm3。根据本专利技术的另一方面，提供了一种无轻掺杂漏极(无LDD)的半导体结构，包括：半导体鳍；栅极，位于所述半导体鳍上方；以及再生长区域，由半导体材料制成并且位于所述半导体鳍中，并且所述再生长区域形成了所述无LDD的半导体结构的源极区域或漏极区域；其中，所述无LDD
的半导体结构是FinFET，所述栅极包括通过栅极间隔件侧面覆盖的栅电极层，并且所述再生长区域朝向所述栅极间隔件下方的区域延伸并接近沿着所述栅极间隔件与所述栅电极层的接合处延伸的平面。在该无LDD的半导体结构中，所述再生长区域包括第一再生长区域和第二再生长区域，并且所述第一再生长区域部分地围绕所述第二再生长区域。在该无LDD的半导体结构中，所述第二再生长区域中的磷浓度大于所述第一再生长区域中的磷浓度。在该无LDD的半导体结构中，所述第一再生长区域中的碳浓度大于所述第二再生长区域中的碳浓度。根据本专利技术的又一方面，提供了一种用于制造无轻掺杂漏极(无LDD)的半导体结构的方法，包括：在半导体层上方形成栅极；去除所述半导体层的一部分并获得凹槽；以及在所述凹槽上方形成再生长区域；其中，所述栅极包括通过栅极间隔件侧面覆盖的栅电极层，并且所述再生长区域朝向所述栅极间隔件下方的区域延伸并接近沿着所述栅极间隔件与所述栅电极层的接合处延伸的平面。在该方法中，在所述凹槽上方形成所述再生长区域包括：在所述凹槽中形成第一再生长区域；以及在所述第一再生长区域上方形成第二再生长区域；其中，所述第一再生长区域部分地围绕所述第二再生长区域。在该方法中，所述无LDD的半导体结构是FinFET，并且所述半导体层是半导体鳍。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。图1是不使用传统的LDD工艺的NMOS FinFET的透视图。图2是根据本专利技术的示例性实施例的制造无LDD的半导体结构的方法
的操作流程图。图3是根据本专利技术的实施例的由FinFET制造的具有凹槽的NMOSFinFET的透视图。图4是沿着图3的线3-3所截取的NMOS FinFET的截面图。图5是图4的虚线框“402a”的局部放大的截面图。图6是图4的虚线框“402a”的另一局部放大的截面图。图7是根据本专利技术的实施例的具有再生长区域的NMOS FinFET的透视图。图8至图10是示出形成再生长区域的操作流程的截面图。图11是沿着图7的线7-7所截取的截面图。具体实施方式以下公开内容提供了许多不同实施例或实例，用于实现本专利技术的不同特征。以下将描述部件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不意欲限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括附加部件形成在第一部件和第二部件之间，使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考标号和/或字符。这种重复是为了简化和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空间关系术语以描述如图所示的一个元件或部件与另一元件或部件的关系。除图中所示的方位之外，空间关系术语意欲包括使用或操作过程中的器件的不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。尽管阐述本专利技术的广泛范围的数值范围和参数是近似值，但是尽可能精确地报告特定实例中所阐述的数值。然而，任何数值本身都包含由于各自的测量方法中的标准差而必然产生的某些误差。而且，本文所使用的词
语“大约”通常表示在给定数值(10％、5％、1％或0.5％)或给定范围内。可选地，在本领域的普通技术人员看来，术语“大约”表示在可以接受的均值的标准误差内。除了在操作/工作实例中，或者除非明确指出，否则应该理解，通过术语“大约”修改所有示例中的所有的数值范围、数量、值和百分比(诸如用于本文所公开的材料的数量、持续时间、温度、操作本文档来自技高网...

【技术保护点】
一种无轻掺杂漏极(无LDD)的半导体结构，包括：半导体层；栅极，位于所述半导体层上方；以及再生长区域，由半导体材料制成且位于所述半导体层中，并且所述再生长区域形成了所述无LDD的半导体结构的源极区域或漏极区域；其中，所述栅极包括通过栅极间隔件侧面覆盖的栅电极层，并且所述再生长区域朝向所述栅极间隔件下方的区域延伸并接近沿着所述栅极间隔件与所述栅电极层的接合处延伸的平面。

【技术特征摘要】
2015.02.26 US 14/632,4651.一种无轻掺杂漏极(无LDD)的半导体结构，包括：半导体层；栅极，位于所述半导体层上方；以及再生长区域，由半导体材料制成且位于所述半导体层中，并且所述再生长区域形成了所述无LDD的半导体结构的源极区域或漏极区域；其中，所述栅极包括通过栅极间隔件侧面覆盖的栅电极层，并且所述再生长区域朝向所述栅极间隔件下方的区域延伸并接近沿着所述栅极间隔件与所述栅电极层的接合处延伸的平面。2.根据权利要求1所述的无LDD的半导体结构，其中，所述再生长区域包括第一再生长区域和第二再生长区域，并且所述第一再生长区域部分地围绕所述第二再生长区域。3.根据权利要求2所述的无LDD的半导体结构，其中，所述第一再生长区域包括掺磷的碳化硅。4.根据权利要求2所述的无LDD的半导体结构，其中，所述第二再生长区域包括掺磷的硅。5.根据权利要求2所述的无LDD的半导体结构，其中，所述第二再生长区域包括掺磷的碳化硅。6.根据权利要求2所述的无LDD的半导体结构，其中，所述再生长区域还包括第三再生长区域，并且所...

【专利技术属性】
技术研发人员：蔡俊雄，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71