所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法，多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。
【技术实现步骤摘要】
本专利技术涉及。2.相关技术描述绝缘栅双极晶体管(IGBT)是一种类型的功率半导体器件。IGBT是具有金属氧化物半导体场效应晶体管(MOSFET)的高速开关特性和电压驱动特性、以及双极晶体管的低导通电压特性的功率半导体元件。该IGBT的应用领域已从诸如通用反相器、AC伺服、不间断电源(UPS)或开关电源的工业领域扩展到了诸如电烤箱、饭煲、或频闪观测仪的家用电器领域。已研究了一种利用半导体元件的功率转换装置，其中双向开关元件被应用于诸如矩阵转换器的直接转换电路以便于执行AC(交流)/交流转换，由此减小电路的大小、降低电路的重量和成本，并改进该电路的效率和响应速度。该双向开关元件通过并联连接IGBT 和具有反相电压能力(下文中称为反向阻断能力)的反并联二极管(下文中称为反向阻断 IGBT)形成。因此，需要开发反向阻断IGBT。图25是示出根据相关领域的反向阻断IGBT的反向电压阻断结构的截面图。如图 25所示，在衬底上设置反向阻断IGBT的反向电压阻断结构，其将为η型漂移区1并包围有源区(未示出)。在反向阻断电压结构中，多个场限环(下文中称为FLR) 2设置在η型漂移区1的正面表面的表面层上，这些场限环是浮动P型区。此外，P型沟道挡块3设置在元件端部以便于与FLR 2分离开。η型漂移区1正面的不形成FLR 2和沟道挡块3的一部分用层间绝缘膜4覆盖。 作为浮动导电膜的场板(下文中称为FP) 5设置在层间绝缘膜4上。FP 5与FLR 2和沟道挡块3相接触。ρ型集电区7设置在η型漂移区1的背面表面的表面层上。在元件的端部设置ρ+型区(下文中称为P+型隔离层)111用于获取反向阻断能力。P+型隔离层111与沟道挡块3相接触。凹部6设置成从η型漂移区1的背面表面延伸至P+型隔离层111。P型区8设置在侧壁的表面层和凹部6的底部上。ρ+型隔离层111 通过P型区8连接至ρ型集电区7。反向阻断IGBT还具有其中凹部6不设置在背面表面中、而P+型隔离层111设置为具有等于η型漂移区1的厚度、的深度以便于到达ρ型集电区7的一种结构。在此情形中，引入η型漂移区1的正面的杂质被扩散以到达η型漂移区1的背面表面，由此形成P+ 型隔离层111。在此情形中，P+型隔离层111的扩散深度需要在600V的反向阻断电压下大于或等于120 μ m,且在1200V的反向阻断电压下大于或等于200 μ m。当p+型隔离层111的扩散深度大于或等于120 μ m时，高温扩散需要在1300°C下执行达100小时或以上，这导致反向阻断IGBT的通过量减少。因此，当凹部6如图25所示地设置时，有可能减小ρ+型隔离层111的扩散深度，由此减小用于形成P+型隔离层111的高温扩散负载。提出了另一种反向阻断IGBT，其中提供了具有在其背面表面上形成的P型集电层的半导体衬底1，从正面表面延伸至集电层的沟道在衬底的边缘上形成以便于包围该边缘的内部，而通过将杂质扩散至侧壁形成的P型隔离区连接至集电层(例如参见日本专利申请公开(JP-A)No. 2005-093972)。图沈是示出根据相关技术的切片的主要部分的截面图。图沈示出晶片130的切片线131的一部分。如图沈所示，在晶片130中，在切片后将成为芯片的区域中设置反向阻断IGBT(参见图25)。切片线131设置在晶片130的反向阻断IGBT之间。例如，切片线 131设置在ρ+型隔离层111上，该P+型隔离层111设置在反向阻断IGBT和凹部6的端部处。晶片130的切片线131包括要通过切片移除的一部分(下文中成为切断余量)132。切片带133粘附在晶片130的背面表面，在该背面表面上形成例如ρ型集电区7， 且整个晶片130粘附至例如环形框架以便切片。然后，晶片130被置于例如平坦桌上，并且切片刀片Π4被向下移向晶片130的正面以去除晶片130的切断余量，由此将晶片130切割成单独的芯片。例如，粘附有金刚石微粒的圆形旋转薄刀片被用作切片刀片134。该切片刀片134 的截面形状具有与切片刀片134的旋转轴平行、且与晶片130的正面表面垂直的侧面，且只有作为刀片边缘的外圆周部分是锐利的，如图26所示。在切片期间，切片刀片134下移，直至刀片边缘到达切片带133的表面。因此，晶片130的切割面与晶片130的正面表面垂直。作为切片晶片的方法，已提出了以下方法。具有形成半导体芯片的表面结构的薄半导体晶片的正面表面通过双面胶带粘附至支承衬底，且将成为划线的沟道通过各向异性湿法蚀刻在薄半导体晶片的背面表面中形成以使晶面露出。然后，通过离子注入和低温退火或激光退火，用于维持反向阻断电压的隔离层与作为后扩散层的P型集电区形成同时地在沟道的侧面上形成，晶面通过该沟道露出。双面胶带从集电电极剥离以形成半导体芯片。 以此方式，形成反向阻断半导体器件(例如参见JP-A No. 2006-303410)。图27-31是示出根据相关技术的形成用来形成凹部的掩模的方法的截面图。例如，用于形成凹部的掩模被用来形成晶片130(参见图26)中根据相关技术的反向阻断IGBT 的凹部(参见图25)。在图27-31中，未示出反向阻断IGBT的正面表面MOS结构。示出其中将形成凹部的晶片130，且背面表面朝上(与图8和9相似)。首先，如图27所示，氧化膜141在晶片130的背面表面上形成。然后，如图观和四所示，涂敷于氧化膜141的表面上的光致抗蚀剂151通过光刻法图案化以使凹部形成区域上形成的氧化膜141露出。以此方式，如图四所示，用于图案化氧化膜141的抗蚀剂掩模152在氧化膜141的表面上形成。 然后，如图30所示，使用抗蚀剂掩模152移除氧化膜的通过抗蚀剂膜152的开口部分露出的一部分，并露出晶片130的凹部形成区域。以此方式，仅抗蚀剂掩模152下的氧化膜掩模 142保留。然后，如图31所示，抗蚀剂掩模152被移除，且用来形成凹部的氧化膜掩模142 完成。作为形成用来形成凹部的掩模的另一方法，提出了以下方法。当通过各向异性蚀刻在半导体单晶层的表面中形成凹槽时，在蚀刻掩模图案的隅角处设置相关于形成凹槽的方向倾斜的凸起，且该图案隅角的内角小于90°。热氧化膜SiO2被用作各向异性蚀刻的掩模(例如参见 JP-A No. 62-229843)。然而，根据本专利技术人的研究，出现了以下问题。如图25所示，当在反向阻断IGBT 中设置凹部6时，靠近元件端部的一部分(下文中称为冠部)比衬底的靠近有源区的另一部分厚。冠部的底，即凹部6的底部和侧壁之间的边界变成应力可能集中的一部分(下文中称为应力集中部)120。在其中形成有上述反向阻断IGBT的芯片中，当在安装之后施加诸如高温和低温循环的应力时，存在裂缝将以应力集中部120作为起点在冠部附近出现的问题。当切片其中形成有反向阻断IGBT的晶片时，由切片引起的弯曲应力(参见图26)被施加至冠部且应力集中于应力集中部120。在此情形中，存在裂缝将以应力集中部120作为起点在冠部附近出现的问题。图对是示出反向阻断IGBT的反向施加电压和反向电流之间的关系的特性图。测量当在平面121 (参见图25)中出现从ρ+隔离层111延伸到η型漂移区1的裂缝时(下文中称为第一相关技术)和当没有出现裂缝时(下文中称为第二相关技术本文档来自技高网...
【技术保护点】
１．一种半导体器件，包括：正面元件结构，其设置在第一导电类型衬底的第一主面上；第二导电类型的第一半导体区，其在所述衬底的第一主面上设置在一元件的端部处；凹部，其从所述衬底的第二主面延伸至所述第一半导体区；以及第二导电类型的第二半导体区，其设置在所述衬底的第二主面上且与所述第一半导体区电连接，其中所述第一半导体区包括至少一个解理面，所述至少一个解理面将所述凹部的底部和侧壁之间的边界作为其一条边。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：胁本博树，井口研一，吉川功，中岛经宏，田中俊介，荻野正明，
申请(专利权)人：富士电机控股株式会社，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。