半导体器件的制造方法、衬底处理系统及衬底处理装置制造方法及图纸

一种半导体器件的制造方法、衬底处理系统及衬底处理装置。可抑制半导体器件的特性偏差。本发明专利技术提供一种技术，其具有下述工序：第一研磨工序，对衬底进行研磨，所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有作为金属布线的第一层的金属膜；绝缘膜形成工序，在所述第一研磨工序之后，在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜；第二研磨工序，对所述第二绝缘膜进行研磨；测定工序，在所述第二研磨工序之后，测定所述第二绝缘膜的衬底面内的膜厚分布；和修正工序，在所述第二绝缘膜上，以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第三绝缘膜，修正所述层合绝缘膜的膜厚分布。

【技术实现步骤摘要】

本专利技术涉及半导体器件的制造方法、衬底处理系统及衬底处理装置。
技术介绍
近年来，半导体器件有高集成化的趋势。随之，产生多层布线化。多层布线通过图案形成工序、研磨工序、成膜工序等的组合而形成。在形成多层布线时，要求不产生半导体器件的特性偏差。
技术实现思路
然而，由于加工上的问题，存在形成于衬底上的电路之间的距离产生偏差的情况。特别是在多层布线结构中，该偏差会对半导体器件的特性造成较大影响。因此，本专利技术的目的在于提供能够抑制半导体器件的特性偏差的技术。为了解决上述问题，提供一种技术，该技术具有下述工序：第一研磨工序，对衬底进行研磨，所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有作为金属布线的第一层的金属膜；绝缘膜形成工序，在所述研磨工序之后，在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜；第二研磨工序，对所述第二绝缘膜进行研磨；测定工序，在所述第二研磨工序之后，测定所述第二绝缘膜的衬底面内的膜厚分布；和修正工序，在所述第二绝缘膜上，以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第
三绝缘膜，修正所述层合绝缘膜的膜厚分布。根据本专利技术的技术，能够抑制半导体器件的特性偏差。附图说明图1是说明一实施方式的半导体器件的制造流程的说明图。图2是一实施方式的晶片的说明图。图3是说明一实施方式的晶片的处理状态的说明图。图4是说明一实施方式的晶片的处理状态的说明图。图5是说明一实施方式的晶片的处理状态的说明图。图6是说明一实施方式的晶片的处理状态的说明图。图7是说明一实施方式的晶片的处理状态的说明图。图8是说明一实施方式的晶片的处理状态的说明图。图9是说明一实施方式的研磨装置的说明图。图10是说明一实施方式的研磨装置的说明图。图11是说明一实施方式的研磨工序后的绝缘膜的膜厚分布的说明图。图12是说明一实施方式的晶片的处理状态的说明图。图13是说明一实施方式的绝缘膜的膜厚分布的说明图。图14是说明一实施方式的晶片的处理状态的说明图。图15是说明一实施方式的绝缘膜的膜厚分布的说明图。图16是说明一实施方式的衬底处理装置的说明图。图17是说明一实施方式的衬底处理装置的簇射头的说明图。图18是说明一实施方式的衬底处理装置的气体供给系统的说明图。图19是说明一实施方式的衬底处理装置的气体供给系统的说明图。图20是一实施方式的控制器的结构简图。图21是说明一实施方式的晶片的处理状态的说明图。图22是说明一实施方式的晶片的处理状态的说明图。图23是说明一实施方式的晶片的处理状态的说明图。图24是说明一实施方式的系统的说明图。图25是说明比较例的晶片的处理状态的说明图。图26是说明比较例的晶片的处理状态的说明图。图27是说明比较例的晶片的处理状态的说明图。符号说明200晶片(衬底)，201处理室，202处理容器，212衬底载置台，100衬底处理装置，200晶片，201处理空间，202处理容器，202a上部容器，202b下部容器，203搬送空间，204分隔板，205闸阀，206衬底搬入搬出口，207提升销，208O型环，210衬底载置部，211衬底载置面，212衬底载置台，213加热器，214贯通孔(提升销用)，217轴，218升降机构，219波纹管，220第一排气系统，221排气孔，222排气管，223压力调节器，224真空泵，230簇射头，231盖，231a孔，231b排气口，231c盖加热部，232缓冲空间，232a侧壁，233绝缘结构，234分散板，234a分散孔，234b分散板加热器，235气体引导件，236排气管，237阀，238压力调节器，239真空泵，241气体导入口，242公共气体供给管，242a公共气体供给管加热器，243第一气体供给系统，243a第一气体供给管，243b第一气体气源，243c流量控制器(质量流量控制器)，243d开闭阀(阀)，244第二气体供给系统，244a第二气体供给管，244b第二气体气源，244c流量控制器(质量流量控制器)，244d开闭阀(阀)，244e远程等离子体单元，245第三气体供给系统，245a第三气体供给管，245b第三气体供给源，245c流量控制器(质量流量控制器)，245d开闭阀(阀)，246第一非活性气体供给系统，246a第一非活性气体供给管，246b第一非活性气体气源，246c流量控制器(质量流量控制器)，246d开闭阀(阀)，247第二非活性气体供给系统，247a第二非活性气体供给管，247b第二非活性气体气源，247c流量控制器(质量流量控制器)，247d开闭阀(阀)，248清洁气体供给系统，248a清
洁气体供给管，248b清洁气体气源，248c流量控制器(质量流量控制器)，248d开闭阀(阀)，250等离子体生成部，251匹配器，252高频电源，260控制器，运算部，存储部具体实施方式以下，说明本专利技术的实施方式。使用图1，说明半导体器件的制造工序的一个工序。(第一绝缘膜形成工序S101)接下来，说明第一绝缘膜形成工序S101。关于第一绝缘膜形成工序S101，使用图2、图3来说明晶片200。图2是形成绝缘膜前的阶段的状态。图3是形成绝缘膜后的状态。图2(A)是从处理面观察所处理的晶片200的图。图2(B)是图2(A)中的α－α’线的剖面图。在图2(B)中，虚线的右侧是说明晶片中央部的图，虚线的左侧是说明晶片中央部的外周的图。在晶片200中形成有源极漏极区域2001，其构成为源极或漏极。在源极漏极区域2001之间形成有沟道区域2002。在各沟道区域2002上形成有栅电极2003。在栅电极2003的周围形成有外壁2004，其具有抑制电流从栅电极2002的侧壁泄漏等的作用。源极漏极区域2001、栅电极2003用作半导体器件的电路构成的一部分。在源极漏极区域2001上形成有作为插塞(plug)的金属膜2005，在所述金属膜2005之间形成有由硅氧化膜构成的层间绝缘膜2006。金属膜2005例如由钨形成。从与后述第一层间绝缘膜2007的关系出发，此处也将层间绝缘膜2006称为第零绝缘膜。接下来，使用图1、图3来说明第一绝缘膜形成工序S101。将晶片200搬入形成第一绝缘膜的衬底处理装置(第一绝缘膜形成装置)后，向衬底处理装置的处理室内供给含硅气体及含氧气体。所供给的气体在处理室内进行反应，形成将后述金属膜2009之间绝缘的第一层间绝缘膜2007(也简称为绝缘膜2007或布线形成用绝缘膜2007)。绝缘膜2007例如由硅氧化膜(SiO2膜)形成。含硅气体例
如为TEOS(正硅酸乙酯，Tetraethylorthosilicate，Si(OC2H5)4)气体，含氧气体例如为氧气(O2)。绝缘膜2007不限于硅氧化膜，可以为低介电常数(dielectric constant)的膜(Low－K膜)、硅氧氮化膜。经过所希望的时间后，形成了绝缘膜2007，之后将晶片200从衬底处理装置(第一绝缘膜形成装置)搬出。(图案形成工序S102)接下来，使用图1、图4来说明将第一绝缘膜2007形成图案的图案形成工序S102。图4是说明蚀刻后的晶片200的状态的图。图案形成工序S102在曝光装置、蚀刻装置(它们构成为第一本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，其具有下述工序：第一研磨工序，对衬底进行研磨，所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有金属膜，所述金属膜作为金属布线的第一层；绝缘膜形成工序，在所述第一研磨工序之后，在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜；第二研磨工序，对所述第二绝缘膜进行研磨；测定工序，在所述第二研磨工序之后，测定所述第二绝缘膜的衬底面内的膜厚分布；和修正工序，在所述第二绝缘膜上，以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第三绝缘膜，修正所述层合绝缘膜的膜厚分布。

【技术特征摘要】
2015.06.01 JP 2015-1114401.一种半导体器件的制造方法，其具有下述工序：第一研磨工序，对衬底进行研磨，所述衬底在形成有多个布线用槽的第一绝缘膜上成膜有金属膜，所述金属膜作为金属布线的第一层；绝缘膜形成工序，在所述第一研磨工序之后，在所述衬底上形成构成为层合绝缘膜的一部分的第二绝缘膜；第二研磨工序，对所述第二绝缘膜进行研磨；测定工序，在所述第二研磨工序之后，测定所述第二绝缘膜的衬底面内的膜厚分布；和修正工序，在所述第二绝缘膜上，以与所述测定工序所测得的膜厚分布不同的膜厚分布形成构成为所述层合绝缘膜的一部分的第三绝缘膜，修正所述层合绝缘膜的膜厚分布。2.如权利要求1所述的半导体器件的制造方法，还具有下述工序：贯通槽形成工序，在所述修正工序之后，对所述层合绝缘膜进行图案形成，在所述层合绝缘膜上形成贯通槽；布线槽形成工序，在所述贯通槽形成工序之后，在所述贯通槽的上部形成布线槽，以便形成作为金属布线的第二层的金属膜；和连接布线形成工序，在所述布线槽形成工序之后，在所述贯通槽的下部形成连接布线。3.如权利要求2所述的半导体器件的制造方法，其中，在形成于所述金属布线的第一层的布线用槽中形成第一阻隔膜，在所述修正工序中，将所述衬底加热至所述第一阻隔膜的膜密度不会降低的温度。4.如权利要求2所述的半导体器件的制造方法，其中，在所述金属布线的第一层与所述第二绝缘膜之间形成第二阻隔膜，在所述修正工序中，将所述衬底加热至所述第二阻隔膜不会劣
\t化的温度。5.如权利要求2所述的半导体器件的制造方法，其中，构成为：所述金属布线的第一层和所述金属布线的第二层经由所述连接布线进行电连接。6.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，使所述外周面中的所述衬底的每单位面积的处理气体的主要成分的暴露量比所述中央面的所述衬底的每单位面积的处理气体的主要成分的暴露量少。7.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，使供给至所述外周面的处理气体的量比供给至所述中央面的处理气体的量少。8.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，使供给至所述外周面的处理气体的主要成分的浓度比供给至所述中央面的处理气体的主要成分的浓度小。9.如权利要求8所述的半导体器件的制造方法，其中，在控制所述处理气体的浓度时，使向供给至所述外周面的处理气体中添加的非活性气体的供给量比向供给至所述中央面的处理气体中添加的非活性气体的供给量多。10.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，使所述衬底的中央面的温度比所述外周面的温度高。11.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚小的情况下，使所述外周面中的所述衬底的每单位面积的处理气体的主要成分的暴露量比所述中央面的所述衬底的每单位面积的处理气体的主要成分的暴露量大。12.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚小的情况下，使供给至所述外周面的处理气体的量比供给至所述中央面的处理气体的量多。13.如权利要求1所述的半导体器件的制造方法，其中，在所述修正工序中，在所述第二绝缘膜的膜厚分布为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚小的情况下，使供给至所述外周面的处理气...

【专利技术属性】
技术研发人员：大桥直史，高野智，
申请(专利权)人：株式会社日立国际电气，
类型：发明
国别省市：日本;JP