衬底处理装置、衬底处理系统及半导体器件的制造方法制造方法及图纸

本发明专利技术涉及衬底处理装置、衬底处理系统及半导体器件的制造方法。本发明专利技术的课题在于抑制半导体器件的特性的不均。为了解决上述课题，本发明专利技术提供如下结构，其具有：接收部，接收形成于衬底上的含硅膜的膜厚分布数据；衬底载置部，载置有衬底；和气体供给部，以在含硅膜上以与所述膜厚分布数据的膜厚分布不同的膜厚分布形成硬掩膜、并使衬底面内的硬掩膜的高度分布在规定范围内的方式，供给气体。

【技术实现步骤摘要】

本专利技术涉及衬底处理装置、衬底处理系统及半导体器件的制造方法。
技术介绍
近年来，半导体器件有高集成化的趋势。随之，图案尺寸显著微型化。这些图案通过硬掩膜、抗蚀膜(resistfilm)的形成工序、光刻(lithography)工序、刻蚀工序等形成。在形成图案时，要求不产生半导体器件的特性不均。作为形成图案的方法，例如存在如专利文献1那样的形成方法。专利文献1：日本特开2013-26399号公报
技术实现思路
然而，由于加工上的问题，存在所形成的电路等的宽度产生不均的情况。特别是在微型化的半导体器件中，该不均会对半导体器件的特性造成大的影响。因此，本专利技术的目的在于提供能够抑制半导体器件的特性不均的技术。为了解决上述课题，本专利技术提供如下结构，其具有：接收部，接收形成于衬底上的含硅膜的膜厚分布数据；衬底载置部，载置有衬底；和气体供给部，以在含硅膜上以与所述膜厚分布数据的膜厚分布不同的膜厚分布形成硬掩膜、并使衬底面内的硬掩膜的高度分布在规定范围内的方式，供给气体。利用本专利技术的技术，能够抑制半导体器件的特性不均。附图说明图1是说明一实施方式的半导体装置的制造流程的说明图。图2是一实施方式中的晶片的说明图。图3是一实施方式中的晶片的说明图。图4是说明一实施方式中的研磨装置的说明图。图5是说明一实施方式中的研磨装置的说明图。图6是说明一实施方式中的poly－Si膜的膜厚分布的说明图。图7是说明一实施方式中的晶片的处理状态的说明图。图8是说明一实施方式中的poly－Si膜的膜厚分布的说明图。图9是说明一实施方式中的晶片的处理状态的说明图。图10是说明一实施方式中的poly－Si膜的膜厚分布的说明图。图11是说明一实施方式中的衬底处理装置的说明图。图12是说明一实施方式中的衬底处理装置的簇射头的说明图。图13是说明一实施方式中的衬底处理装置的气体供给系统的说明图。图14是说明一实施方式中的衬底处理装置的气体供给系统的说明图。图15是一实施方式中的控制器的结构简图。图16是说明一实施方式中的晶片的处理状态的说明图。图17是说明一实施方式中的晶片的处理状态的说明图。图18是说明比较例中的晶片的处理状态的说明图。图19是说明比较例中的晶片的处理状态的说明图。图20是说明比较例中的晶片的处理状态的说明图。图21是说明一实施方式中的系统的说明图。符号说明200晶片(衬底)201处理室202处理容器212衬底载置台232缓冲室234簇射头260控制器263接收部具体实施方式以下，一边参照附图，一边对本专利技术的实施方式进行说明。首先，使用图1至图3，以半导体元件之一的FinFET(FinFieldEffectTransistor)为例，对半导体器件的制造工序的一工序进行说明。(FinFET制造的概述)FinFET具有形成于例如被称为300mm晶片的晶片衬底(以下简称为“晶片”)上的凸结构(Fin结构)，如图1所示，FinFET至少依次经过下述工序进行制造：栅极绝缘膜形成工序(S101)、第一含硅层形成工序(S102)、研磨工序(S103)、膜厚测定工序(S104)、第二含硅层形成工序(S105)、根据需要进行的膜厚测定工序(S106)、和图案形成工序(S107)。以下，对上述各工序(S101～S107)进行说明。(栅极绝缘膜形成工序S101)在栅极绝缘膜形成工序S101中，例如，将具有图2所示结构体的晶片200搬入栅极绝缘膜形成装置。图2(A)是表示形成于晶片200上的结构体的一部分的立体图，图2(B)表示沿着图2(A)的α-α’的剖面图。晶片200由硅等构成，在其一部分上形成有作为沟道(channel)的凸结构2001。以规定间隔设置多个凸结构2001。通过刻蚀晶片200的一部分而形成凸结构2001。为了便于说明，将晶片200上无凸结构2001的部分称为凹结构2002。也就是说，晶片200至少具有凸结构2001和凹结构2002。需要说明的是，在本实施方式中，为了便于说明，将凸结构2001的上表面称为凸结构表面2001a，将凹结构2001的上表面称为凹结构表面2002a。在相邻的凸结构2001之间、即凹结构表面2002a上，形成有用于将凸结构2001电绝缘的元件分离膜2003。元件分离膜2003例如由硅氧化膜构成。由于栅极绝缘膜形成装置为能够形成薄膜的已知的单片装置，故省略说明。如图3(A)所示，在栅极绝缘膜形成装置中，形成例如硅氧化膜(SiO2膜)等由电介质构成的栅极绝缘膜2004。在形成时，向栅极绝缘膜形成装置中供给含硅气体(例如HCDS(六氯乙硅烷、hexachlorodisilane)气体)和含氧气体(例如O3气体)、并使它们反应，由此形成栅极绝缘膜2004。栅极绝缘膜2004分别形成于凸结构表面2001a上和凹结构表面2002a的上方。形成栅极绝缘膜后，将晶片200从栅极绝缘膜形成装置中搬出。(含硅膜形成工序S102)接下来，说明含硅膜形成工序S102。从栅极绝缘膜形成装置中搬出晶片200后，将晶片200搬入含硅膜形成装置。由于含硅膜形成装置使用通常的单片CVD装置，故省略说明。如图3(B)所示，在含硅膜形成装置中，在栅极绝缘膜2004上形成由poly－Si(多晶硅)构成的poly－Si膜2005(也称为含硅层或含硅膜)。在形成时，向含硅膜形成装置中供给乙硅烷(Si2H6)气体、并将其热分解，由此形成poly－Si膜2005。poly－Si膜2005用作栅电极或伪栅极。由于通过一个工序形成所期望的poly－Si膜2005，所以能够在从栅极绝缘膜2004的表面到poly－Si膜2005表面之间形成恒定组成的膜。因此，在用作伪栅极的情况下，能够使衬底面内的单位时间的刻蚀量(etchingvolume)恒定。此外，在将poly－Si膜2005用作栅电极等的情况下，能够使栅电极的性能恒定。在形成poly－Si膜2005后，将晶片200从含硅膜形成装置搬出。需要说明的是，将沉积在凸结构表面2001a上的膜称为poly－Si膜2005a，将形成于凹结构表面2002a上的膜称为poly－Si膜2005b。(研磨工序S103)接下来，说明研磨(CMP，CheamicalMechanicalPolishing)工序S103。将从含硅膜形成装置中搬出的晶片200搬入研磨装置(CMP装置)400。此处，针对在含硅膜形成装置S102中形成的poly－Si膜进行说明。如图3(B)所示，由于在晶片200上存在凸结构2001和凹结构2002，所以poly－Si膜2005的高度在衬底面内是不同的。具体而言，与从凹结构表面2002a到凹结构表面2002a上的poly－Si膜2005b表面为止的高度相比，从凹结构表面2002a到凸结构2001上的poly－Si膜2005a表面为止的高度更高。然而，从与后述曝光工序、刻蚀工序中的任一者或两者的关系考虑，必须使poly－Si膜2005a的高度和poly－Si膜2005b的高度一致。因此，如本工序那样对poly－Si膜2005进行研磨使高度一致。以下，针对研磨工序S103的具体内容进行说明。在从含硅膜形成装置中搬出晶片200后，将晶片200搬入图4所示的研磨装置400。在图4中，401为研磨盘，402为研本文档来自技高网...

【技术保护点】
一种衬底处理装置，其具有：接收部，接收形成于衬底上的含硅膜的膜厚分布数据；衬底载置部，载置有所述衬底；和气体供给部，以在所述含硅膜上以与所述膜厚分布数据的膜厚分布不同的膜厚分布形成硬掩膜、并使衬底面内的所述硬掩膜的高度分布在规定范围内的方式，供给气体。

【技术特征摘要】
2015.08.04 JP 2015-1543941.一种衬底处理装置，其具有：接收部，接收形成于衬底上的含硅膜的膜厚分布数据；衬底载置部，载置有所述衬底；和气体供给部，以在所述含硅膜上以与所述膜厚分布数据的膜厚分布不同的膜厚分布形成硬掩膜、并使衬底面内的所述硬掩膜的高度分布在规定范围内的方式，供给气体。2.如权利要求1所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述气体供给部，以与所述中央面相比、所述外周面中的所述衬底的每单位面积内的处理气体的主要成分的暴露量少的方式，供给所述气体。3.如权利要求2所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述衬底载置部，以使所述衬底的中央面的温度比所述外周面的温度高的方式，调节所述衬底的温度分布。4.如权利要求1所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述气体供给部，以使供给至所述外周面的处理气体的量比供给至所述中央面的处理气体的量少的方式，供给所述气体。5.如权利要求4所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述衬底载置部以使所述衬底中央面的温度比所述外周面的温度高的方式调节所述衬底的温度分布。6.如权利要求1所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述气体供给部，以使供给至所述外周面的处理气体的主要成分的浓度比供给至所述中央面的处理气体的主要成分的浓度小的方式，供给所述气体。7.如权利要求6所述的衬底处理装置，其中，所述气体供给部在控制所述处理气体的浓度时，以使得供给至所述外周面的处理气体中添加的非活性气体的供给量比供给至所述中央面的处理气体中添加的非活性气体的供给量多的方式，供给所述气体。8.如权利要求1所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚大的情况下，所述衬底载置部，以使所述衬底的中央面的温度比所述外周面的温度高的方式，调节所述衬底的温度分布。9.如权利要求1所述的衬底处理装置，其中，在所述接收到的膜厚分布数据的所述含硅膜的膜厚分布显示为所述衬底的外周面的膜厚比所述衬底的中央面的膜厚小的情况下，所述气体供给部，以与所述中央面相比、所述外周面中的所述衬底的每单位面积内的...

【专利技术属性】
技术研发人员：大桥直史，高野智，菊池俊之，
申请(专利权)人：株式会社日立国际电气，
类型：发明
国别省市：日本;JP