形成源极/漏极接触件的方法技术

本发明专利技术公开了一种制造半导体器件的方法。该方法包括在衬底上方形成栅极结构。该栅极结构包括第一硬掩模层。该方法还包括在邻近栅极结构的衬底中形成源极/漏极(S/D)部件，且沿着栅极结构的侧壁形成侧壁间隔件。侧壁间隔件的外边缘在其上部背朝栅极结构。该方法还包括沿着栅极结构的侧壁和沿着侧壁间隔件的外边缘形成第二间隔件、在栅极结构上方形成介电层、形成延伸穿过介电层以暴露出源极/漏极部件的沟槽，同时第一硬掩模层和具有第二间隔件的侧壁间隔件保护栅极结构。该方法还包括在沟槽中形成接触部件。本发明专利技术还提供了一种半导体器件。

【技术实现步骤摘要】

本专利技术总体涉及半导体领域，更具体地，涉及半导体互连件的形成方法。
技术介绍
半导体集成电路(IC)工业已经历了迅速发展。IC设计和材料方面的技术进步已产生出几代IC，其中，每一代都具有比前一代更小和更复杂的电路。在IC发展的过程中，随着几何尺寸的减小(即，使用制造工艺可以得到的最小部件(或线)，功能密度(即，在每个芯片面积内的互连器件的数量)普遍增大。这种按比例缩小工艺的优点在于通常提高了生产效率和降低了相关成本。这种按比例缩小工艺还增加了IC处理和制造的复杂度。为了要实现这些进步，需要在IC处理和制造方面有类似的发展。一个领域是晶体管和其他器件之间的布线或互连。尽管现有的制造IC器件的方法通常对于其预期的目的是足够的，但是它们不是在所有方面都是尽如人意。例如，发展稳定的互连工艺和结构就存在挑战。
技术实现思路
根据本专利技术的一个方面，提供了一种方法，包括：在衬底上方形成栅极结构，其中，栅极结构包括第一硬掩模层；在邻近栅极结构的衬底中形成源极/漏极(S/D)部件；沿着栅极结构的侧壁形成侧壁间隔件，其中，侧壁间隔件的外边缘在其上部处背朝栅极结构；在栅极结构的上方形成第一介电层；沿着栅极结构的侧壁和沿着侧壁间隔件的外边缘形成第二间隔件；在栅极结构的上方形成第二介电层；形成延伸穿过第一介电层和第二介电层以暴露出源极/漏极部件的子集的沟槽，同时栅极结构受第一硬掩模
层和具有第二间隔件的侧壁间隔件的保护；以及在沟槽中形成接触部件。优选地，形成第二间隔件包括：对第一介电层进行开槽以暴露出侧壁间隔件的外边缘；在第一介电层的上方沉积第二间隔层，其中包括在侧壁间隔件的外边缘上方沉积第二间隔层；以及各向异性地蚀刻第二间隔层。优选地，形成沟槽包括：在第二介电层上方形成具有开口的图案化的第二硬掩模；以及透过开口选择性地蚀刻第二介电层和第一介电层。优选地，选择性蚀刻对于第一硬掩模、第二间隔件和侧壁间隔件具有选择性。优选地，形成图案化的第二硬掩模包括：在第二介电层上方沉积第二硬掩模层；在第二硬掩模层上方形成具有开口的图案化的光刻胶层；以及穿过图案化的光刻胶层来蚀刻第二硬掩模层。优选地，该方法还包括：形成共用S/D接触件沟槽之后去除图案化的第二硬掩模。优选地，在沟槽中形成接触部件包括：用接触金属层填充沟槽以与S/D部件的子集相接触；以及去除过多的接触金属层。优选地，位于共用S/D接触件沟槽内的栅极结构的子集中的每一个栅极结构均通过第一硬掩模、第二间隔件和侧壁间隔件与接触金属层隔离开。根据本专利技术的另一方面，提供了一种用于制造半导体器件的方法，该方法包括：在衬底上方形成栅极结构，其中，栅极结构包括第一硬掩模层；在邻近栅极结构的衬底中形成源极/漏极(S/D)部件；沿着栅极结构的侧壁形成侧壁间隔件，其中，侧壁间隔件的外边缘在其上部背朝栅极结构；在栅极结构的上方形成第一介电层；在第一介电层和栅极结构的上方沉积第二间隔层；在第二间隔层上方沉积第二介电层；在第二介电层中形成共用S/D接触件沟槽，其中，第二间隔层的一部分暴露在共用S/D接触件沟槽中；在共用S/D接触件沟槽内沿着侧壁间隔件的外边缘形成第二间隔件；穿过第一介电层来延伸共用S/D接触件沟槽以暴露出S/D部件的子集，同时第一硬掩模、第二间隔件和侧壁间隔件保护位于共用S/D接触件沟槽内的栅极结构的子集中的每个栅极结构；以及在共用S/D接触件沟槽中形成接触部件。优选地，在第二介电层中形成共用S/D接触件沟槽包括：在第二介电层上方形成具有开口的图案化的第二硬掩模；以及选择性地蚀刻第二介电层，其中，选择性的蚀刻对于第一硬掩模、第二间隔件和侧壁间隔件具有选择性。优选地，形成图案化的第二硬掩模包括：在第二介电层上方沉积第二硬掩模层；在第二硬掩模层上方形成具有开口的图案化的光刻胶层；以及穿过图案化的光刻胶层来蚀刻第二硬掩模层。优选地，在共用S/D接触件沟槽内沿着侧壁间隔件的外边缘形成第二间隔件，包括：各向异性地蚀刻在共用S/D接触件沟槽内的第二间隔层。优选地，位于共用S/D接触件沟槽外部的第二间隔层保留不变。优选地，延伸共用S/D接触件沟槽至S/D部件，包括：穿过共用S/D接触件沟槽来选择性地蚀刻第一介电层。优选地，选择性蚀刻对于第一硬掩模、第二间隔件和侧壁间隔件具有选择性。优选地，在共用S/D接触件沟槽中形成接触部件包括：用接触金属层填充共用S/D接触件沟槽以与S/D部件的子集相接触；以及去除过多的接触金属层。优选地，位于延伸的共用S/D接触件沟槽内的栅极结构的子集中的每个栅极结构通过第一硬掩模、第二间隔件和侧壁间隔件与接触金属层隔离开。根据本专利技术的又一方面，提供了一种半导体集成器件，包括：第一高k/金属栅极(HK/MG)，具有第一侧壁间隔件并且位于衬底上方，其中，第一侧壁间隔件的外边缘在其上部背朝栅极结构；金属层，设置在第一HK/MG的第一侧面上方；第二间隔件，沿着第一HK/MG的第一侧面处的第一侧壁间隔件的外边缘设置；介电层，设置在第一HK/MG的第二侧面上方，其中，第一HK/MG的上部位于介电层之上；以及间隔层，具有与第二间隔件相同的材料，并且从位于第一HK/MG的第二侧面处的侧壁间隔件的外边缘延伸至介电层。优选地，该器件还包括：第二HK/MG，具有第一侧壁间隔件的，第二
HK/MG邻近第一HK/MG且位于衬底上方；第二间隔件，沿着位于第二HK/MG的两个侧面处的第一侧壁间隔件的外边缘设置；以及金属层，设置在第二HK/MG的两个侧面上方。优选地，该器件还包括：源极/漏极(S/D)部件，位于第一HK/MG和第二HK/MG之间；其中，金属层与S/D部件相接触。附图说明当结合附图进行阅读时，通过下列详细的描述和附图，可以理解本专利技术的各方面。应该注意的是，根据工业中的标准做法，没有按比例绘制各种部件。实际上，为了清楚地讨论，可以任意地增加或减小各种部件的尺寸。图1是根据一些实施例构造的制造半导体器件的示例性方法的流程图。图2至图9是根据一些实施例的示例性半导体器件的截面图。图10是根据一些实施例的制造半导体器件的示例性方法的流程图。图11至图16是根据一些实施例的示例性半导体器件的截面图。具体实施方式以下公开提供了多种不同实施例或实例，用于实现本专利技术的不同特征。以下将描述组件和布置的特定实例以简化本专利技术。当然，这些仅是实例并且不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本专利技术可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系。此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间关系术语，以容易的描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除图中所示的方位之外，空间关系术语将包括使用或操作中的装置的各种不同
的方位。装置可以以其他方式定位(旋转90度或在其他方位)，并且通过本文档来自技高网...

【技术保护点】
一种方法，包括：在衬底上方形成栅极结构，其中，所述栅极结构包括第一硬掩模层；在邻近所述栅极结构的衬底中形成源极/漏极(S/D)部件；沿着所述栅极结构的侧壁形成侧壁间隔件，其中，所述侧壁间隔件的外边缘在其上部处背朝所述栅极结构；在所述栅极结构的上方形成第一介电层；沿着所述栅极结构的侧壁和沿着所述侧壁间隔件的所述外边缘形成第二间隔件；在所述栅极结构的上方形成第二介电层；形成延伸穿过所述第一介电层和所述第二介电层以暴露出所述源极/漏极部件的子集的沟槽，同时所述栅极结构受所述第一硬掩模层和具有所述第二间隔件的所述侧壁间隔件的保护；以及在所述沟槽中形成接触部件。

【技术特征摘要】
2014.10.23 US 14/521,9651.一种方法，包括：在衬底上方形成栅极结构，其中，所述栅极结构包括第一硬掩模层；在邻近所述栅极结构的衬底中形成源极/漏极(S/D)部件；沿着所述栅极结构的侧壁形成侧壁间隔件，其中，所述侧壁间隔件的外边缘在其上部处背朝所述栅极结构；在所述栅极结构的上方形成第一介电层；沿着所述栅极结构的侧壁和沿着所述侧壁间隔件的所述外边缘形成第二间隔件；在所述栅极结构的上方形成第二介电层；形成延伸穿过所述第一介电层和所述第二介电层以暴露出所述源极/漏极部件的子集的沟槽，同时所述栅极结构受所述第一硬掩模层和具有所述第二间隔件的所述侧壁间隔件的保护；以及在所述沟槽中形成接触部件。2.根据权利要求1所述的方法，其中，形成所述第二间隔件包括：对所述第一介电层进行开槽以暴露出所述侧壁间隔件的所述外边缘；在所述第一介电层的上方沉积第二间隔层，其中包括在所述侧壁间隔件的所述外边缘上方沉积所述第二间隔层；以及各向异性地蚀刻所述第二间隔层。3.根据权利要求1所述的方法，其中，形成所述沟槽包括：在所述第二介电层上方形成具有开口的图案化的第二硬掩模；以及透过所述开口选择性地蚀刻所述第二介电层和所述第一介电层。4.一种用于制造半导体器件的方法，所述方法包括：在衬底上方形成栅极结构，其中，所述栅极结构包括第一硬掩模层；在邻近所述栅极结构的所述衬底中形成源极/漏极(S/D)部件；沿着所述栅极结构的侧壁形成侧壁间隔件，其中，所述侧壁间隔件的外边缘在其上部背朝所述栅极结构；在所述栅极结构的上方形成第一介电层；在所述第一介电层和所述栅极结构的上方沉积第二间隔层；在所述第二间隔层上方沉积第二介电层；在所述第二介电层中形成共用S/D接触件沟槽，其中，所述第二间隔层的一部分暴露在所述共用S/D接触件沟槽中；在所述共用S/D接触件沟槽内沿着所述侧壁间隔件的所述外边缘形成第二间隔件；穿过所述第一介电层来延伸所述共用S/D接触件沟槽以暴露出所述S/D部件的子集，同时所述第一硬掩模、所述第二间隔件和所述侧壁...

【专利技术属性】
技术研发人员：郭明志，林育贤，谢弘璋，陈俊华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71