上电复位电路制造技术

本发明专利技术公开了一种上电复位电路，包括：连接在电源电压和地之间的第一分压电路，第一分压电路由多个电阻和一个第一NMOS管串联形成，第一NMOS管的栅极和漏极短接并串联在第一分压电路的输出端和地之间；第二NMOS管的源极接地，栅极连接第一分压电路的输出的翻转电压，漏极通过第三电阻连接电源电压；第二NMOS管的漏极输出上电复位信号，上电复位信号通过一反相器反相后输出复位信号。本发明专利技术的第一NMOS管能对翻转电压所控制的第二NMOS管的阈值电压进行一定的补偿，从而能降低第二NMOS管的阈值电压随PVT变化时对上电过程中的电源电压所造成的影响，从而能降低翻转电压的离散性。

【技术实现步骤摘要】

本专利技术涉及一种半导体集成电路，特别是涉及一种上电复位电路。
技术介绍
混合信号超大规模集成电路(VLSI)的集成电路(IC)芯片中的数字电路(digital)部分在电源给上电过程中的不定态会导致芯片不能正常工作，因此需要一种在电源上电后提供复位信号的上电复位电路(PowerOnReset，POR)，而POR电路的翻转电压(Tripvoltage)受工艺PVT影响严重，在半导体集成电路制造领域中，PVT为器件所满足的工艺、电压和温度的条件综合，工艺、电压和温度都具有一定的误差范围；所以由于电路的器件受PVT影响，如器件的性能参数不会完全相同，如各电路中的MOS晶体管期间的阈值电压可能会随PVT而变化，这样最后会使得POR电路的翻转电压的离散性(variation)较大，如何降低POR电路的variation成为亟待解决的问题。如图1所示，是现有POR电路的示意图，电阻R101和R102对电源电压VDD分压形成翻转电压Vtrip，翻转电压Vtrip输入到NMOS管M101的栅极，NMOS管M101的栅极还通过电容C101接地，NMOS管M101的漏极通过电阻R103接电源电压VDD，NMOS管M101的漏极还输出上电复位信号POR到反相器(INV)的输入端，反相器的输出端输出反相的复位信号RSTB。如图2所示，是现有上电复位电路的上下电时序图，在上电过程中，电源电压VDD会逐渐上升，翻转电压Vtrip会随电源电压VDD的上升而上升，此时复位信号RSTB为0，当翻转电压Vtrip的值达到NMOS管M101的阈值电压时，NMOS管M101开始导通，此时其导通电阻(Ron)与电阻R103分压，当上电复位信号POR的电压达到反相器的阈值时复位信号RSTB翻转为1，上电复位过程完成，反之为下电过程。上电过程中，现有上电复位电路的电源电压VDD和NMOS管M101的阈值电压具有如下关系：Vtrip=R101R101+R102×VDD---(1)]]>VGS101=L×VDDWμnCOXR103+VTHN101,L×VDDWμnCOXR103<<VTHN101---(2)]]>Vtrip＝VGS101(3)VDD=R101+R102R101×VTHN101---(4)]]>上述公式中Vtrip表示翻转电压的大小，R101表示电阻R101的值，R102表示电阻R102的值，R103表示电阻R103的值，VDD表示电源电压的值，VGS101表示NMOS管M101的栅源电压的值，L为NMOS管M101的沟道长度、W为NMOS管M101的沟道宽度，μn为电子迁移率，Cox为NMOS管M101的栅电容，VTHN101为NMOS管M101的阈值电压。公式(1)为翻转电压Vtrip的公式。公式(2)为上电复位信号POR到达反相器的阈值时NMOS管M101的栅源电压，此时根号项远小于阈值电压VTHN101，于是可以忽略根号项对式(2)的影响，其中，假设反相器翻转时的阈值电压为电源电压的一半。公式(4)为将公式(1)和公式(2)带入到公式(3)后得到的VDD与VTHN101的关系式，可以看出现有上电复位电路的的翻转电压Vtrip会受到NMOS管M101的阈值电压直接影响。而在半导体集成电路中NMOS管M101的阈值电压不会一成不变的，同一NMOS管M101会随着电压和温度的变化而变化，形成于同一晶圆片上的不同位置的NMOS管的阈值电压也会互相之间会有差别，而采用相同工艺形成于不同晶圆上的NMOS管的阈值电压之间也会有差别，由于上电过程中的VDD之间和VTHN101的成比例，且比例系数大于1，这会使得VDD会受到VTHN101的影响，最终使翻转电压的离散性。
技术实现思路
本专利技术所要解决的技术问题是提供一种上电复位电路，能降低翻转电压的离散性。为解决上述技术问题，本专利技术提供的上电复位电路包括：连接在电源电压和地之间的第一分压电路，所述第一分压电路由多个电阻和一个第一NMOS管串联形成，所述第一分压电路的输出端输出所述电源电压的分压并作为翻转电压，所述第一NMOS管的栅极和漏极短接并串联在所述第一分压电路的输出端和地之间。第二NMOS管的源极接地，栅极连接所述翻转电压，漏极通过第三电阻连接所述电源电压；所述第二NMOS管的漏极输出上电复位信号，所述上电复位信号通过一反相器反相后输出复位信号。上电过程中在所述第二NMOS管导通后，所述翻转电压为所述第二NMOS管的栅源电压，所述翻转电压也为所述第一分压电路的输出端和地之间的串联电阻的电压和所述第一NMOS管的栅源电压和，利用所述第一NMOS管的阈值电压随PVT变化和所述第二NMOS管的阈值电压的随PVT变化一致的特性实现用所述第一NMOS管的阈值电压随PVT变化对所述第二NMOS管的阈值电压随PVT变化的补偿，降低所述翻转电压的离散性。进一步的改进是，所述第一分压电路的电阻串包括第一电阻和第二电阻，所述第二电阻连接在所述电源电压和所述第一分压电路的输出端之间，所述第一电阻和所述第一NMOS管串联在所述第一分压电路的输出端和地之间。进一步的改进是，在所述第二NMOS管的栅极和地之间还连接有第一电容。本专利技术通过在分压电路的翻转电压和地之间串联一个第一NMOS管，第一NMOS管能对翻转电压所控制的第二NMOS管的阈值电压进行一定的补偿，从而能降低第二NMOS管的阈值电压随PVT变化时对上电过程中的电源电压所造成的影响，从而能降低翻转电压的离散性，提高电路的性能。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有上电复位电路图；图2是现有上电复位电路的上下电时序图；图3是本专利技术实施例上电复位电路图；图4是本专利技术实施例电路的翻转电压和现有电路的翻转电压的仿真比较曲线图。具体实施方式如图3所示，是本专利技术实施例上电复位电路图；本专利技术实施例上电复位电路包括：连接在电源电压VDD和地GND之间的第一分压电路，所述第一分压电路由多个电阻和一个第一NMOS管M1串联形成，所述第一分压电路的输出端输出所述电源电压VDD的分压并作为翻转电压Vtrip，所述第一NMOS管M1的栅极和漏极短接并串联在所述第一分压电路的输出端和地GND之间。较佳为，所述第一分压电路的电阻串包括第一电阻R1和第二电阻R2，所述第二电阻R2连接在所述电源电压VDD和所述第一分压电路的输出端之间，所述第一电阻R1和所述第一NMOS本文档来自技高网...

【技术保护点】
一种上电复位电路，其特征在于，包括：连接在电源电压和地之间的第一分压电路，所述第一分压电路由多个电阻和一个第一NMOS管串联形成，所述第一分压电路的输出端输出所述电源电压的分压并作为翻转电压，所述第一NMOS管的栅极和漏极短接并串联在所述第一分压电路的输出端和地之间；第二NMOS管的源极接地，栅极连接所述翻转电压，漏极通过第三电阻连接所述电源电压；所述第二NMOS管的漏极输出上电复位信号，所述上电复位信号通过一反相器反相后输出复位信号；上电过程中在所述第二NMOS管导通后，所述翻转电压为所述第二NMOS管的栅源电压，所述翻转电压也为所述第一分压电路的输出端和地之间的串联电阻的电压和所述第一NMOS管的栅源电压和，利用所述第一NMOS管的阈值电压随PVT变化和所述第二NMOS管的阈值电压的随PVT变化一致的特性实现用所述第一NMOS管的阈值电压随PVT变化对所述第二NMOS管的阈值电压随PVT变化的补偿，降低所述翻转电压的离散性。

【技术特征摘要】
1.一种上电复位电路，其特征在于，包括：
连接在电源电压和地之间的第一分压电路，所述第一分压电路由多个电阻和一个
第一NMOS管串联形成，所述第一分压电路的输出端输出所述电源电压的分压并作为
翻转电压，所述第一NMOS管的栅极和漏极短接并串联在所述第一分压电路的输出端
和地之间；
第二NMOS管的源极接地，栅极连接所述翻转电压，漏极通过第三电阻连接所述
电源电压；所述第二NMOS管的漏极输出上电复位信号，所述上电复位信号通过一反
相器反相后输出复位信号；
上电过程中在所述第二NMOS管导通后，所述翻转电压为所述第二NMOS管的栅源
电压，所述翻转电压也为所述第一分压电路的输出端和地之间的串联电阻的电压和所...

【专利技术属性】
技术研发人员：张健忠，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31