电压探测电路以及上电复位电路制造技术

本发明专利技术提供一种电压探测电路以及上电复位电路，电压探测电路包括第一PMOS晶体管，第一PMOS晶体管的栅极连接第一节点，源极连接电源线，漏极连接第二节点；第一NMOS晶体管，第一NMOS晶体管的栅极连接参考电压，源极接地，漏极连接第二节点；第二PMOS晶体管，第二PMOS晶体管的栅极和源极连接电源线，漏极连接第一节点；第二NMOS晶体管，第二NMOS晶体管的栅极连接第三节点，源极接地，漏极连接第一节点；第三PMOS晶体管，第三PMOS晶体管的栅极和漏极连接第三节点，源极连接电源线；以及输出端，连接第二节点。通过该电压探测电路，在电源线电压较低时，使得第二节点的电压稳定在一定范围内，从而将glitch现象过滤掉，避免对上电复位电路的输出的影响，提高器件的稳定性。

【技术实现步骤摘要】

本专利技术涉及集成电路设计
，尤其涉及一种电压探测电路以及上电复位电路。
技术介绍
随着CMOS集成电路(CMOS-IC)的发展，片上集成系统(SoC)的集成度越来越高，功能越来越复杂，模拟系统和数字系统通常集成在同一块芯片上，并且采用统一的电源供电。当电源上电的时候，需要一个复位信号来初始化数字电路中的存储单元(如数字寄存器，以及模拟电路中积分器件等等)，以确保整个芯片进入正常的工作状态。此外，芯片工作过程中电源线电压过低时，也需要该复位信号来防止芯片工作在不正常状态。因此上电复位电路(PoweronReset，POR)是SoC中不可缺少的组成部分。当电源线电压在逐渐上升的过程中，当电源线电压高于一个第一特征电压Vtd时，POR电路会输出逻辑“1”信号，使得电源线电压上电的过程中，初始化数字电路中的存储单元，当电源线电压在逐渐下降的过程中，电源线电压低于另外的一第二特定电压Vtdr，POR电路会输出逻辑“0”信号。第一特征电压Vtd和第二特定电压Vtdr之间的电压差为Vhys，与常规的电压检测电路相比，POR电路不需要外接参考电压。POR电路的电源线电压即是维持该电路工作的本文档来自技高网...

【技术保护点】
一种电压探测电路，其特征在于，包括：第一PMOS晶体管，所述第一PMOS晶体管的栅极连接第一节点，源极连接电源线，漏极连接第二节点；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接一参考电压，源极接地，漏极连接所述第二节点；第二PMOS晶体管，所述第二PMOS晶体管的栅极和源极连接所述电源线，漏极连接所述第一节点；第二NMOS晶体管，所述第二NMOS晶体管的栅极连接第三节点，源极接地，漏极连接所述第一节点；第三PMOS晶体管，所述第三PMOS晶体管的栅极和漏极连接所述第三节点，源极连接所述电源线；以及输出端，所述输出端连接所述第二节点。

【技术特征摘要】
1.一种电压探测电路，其特征在于，包括：第一PMOS晶体管，所述第一PMOS晶体管的栅极连接第一节点，源极连接电源线，漏极连接第二节点；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接一参考电压，源极接地，漏极连接所述第二节点；第二PMOS晶体管，所述第二PMOS晶体管的栅极和源极连接所述电源线，漏极连接所述第一节点；第二NMOS晶体管，所述第二NMOS晶体管的栅极连接第三节点，源极接地，漏极连接所述第一节点；第三PMOS晶体管，所述第三PMOS晶体管的栅极和漏极连接所述第三节点，源极连接所述电源线；以及输出端，所述输出端连接所述第二节点。2.如权利要求1所述的电压探测电路，其特征在于，所述电源线的电压的变化范围为0V～3.3V。3.如权利要求2所述的电压探测电路，其特征在于，所述电源线的电压上升的过程中，所述参考电压先迅速上升，后缓慢上升。4.如权利要求2所述的电压探测电路，其特征在于，当所述电源线的电压为上升到第一特征电压时，所述第二节点处的电压产生跳变。5.如权利要求1所述的电压探测电路，其特...

【专利技术属性】
技术研发人员：李炳云，杨嘉栋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31