【技术实现步骤摘要】
1/2页 Wl + W2 W3 +篇式中RN1是NM0S Nl的导通电阻，通常远小于R3，可忽略。因此 膨-,, 1 + 2为了降低功耗，R1、R2和R3的电阻值必须很大。假设VDD = 3V，要求IDD < luA， 则要求R1+R2〉6MQ，R3〉6MQ。在通常的CMOS工艺中，12M Q的电阻将会占用非常大的 芯片面积。
技术实现思路
本专利技术所要解决的技术问题是提供一种上电复位电路，能够采用简单的电路结 构，可以降低工作电流，同时减少所占用芯片的面积。 为解决上述技术问题，本专利技术上电复位电路的技术方案是，包括电压分压部分和 电压检测部分，所述电压分压部分包括在电源端和地之间串联的至少两个NM0S管，其中每 个NM0S管的栅极与其各自的漏极相连接，第一个NM0S管的漏极接电源端，后一个NM0S管 的漏极连接前一个NM0S管的源极，最后一个NM0S管的源极接地，所述电压检测部分包括又 一个NM0S管和一个PM0S管，所述PM0S管的源极接到电源端，栅极接地，漏极接电压检测部 分的NM0S管的漏极，该NM0S管的源极接地，栅极连接到电压分压部分...
【技术保护点】
一种上电复位电路，其特征在于，包括电压分压部分和电压检测部分，所述电压分压部分包括在电源端和地之间串联的至少两个ＮＭＯＳ管，其中每个ＮＭＯＳ管的栅极与其各自的漏极相连接，第一个ＮＭＯＳ管的漏极接电源端，后一个ＮＭＯＳ管的漏极连接前一个ＮＭＯＳ管的源极，最后一个ＮＭＯＳ管的源极接地，所述电压检测部分包括又一个ＮＭＯＳ管和一个ＰＭＯＳ管，所述ＰＭＯＳ管的源极接到电源端，栅极接地，漏极接电压检测部分的ＮＭＯＳ管的漏极，该ＮＭＯＳ管的源极接地，栅极连接到电压分压部分中除第一个ＮＭＯＳ管的其它任意一个ＮＭＯＳ管的漏极，所述ＰＭＯＳ管的漏极连接一个反相器的输入端，所述反相器的输出端为所...
【技术特征摘要】
【专利技术属性】
技术研发人员：孟醒，李兆桂，陈涛，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。