半导体器件及半导体器件的制造方法技术

本发明专利技术提高半导体器件的特性。对于具有在氮化物半导体层CH上隔着栅极绝缘膜GI形成的栅电极GE的半导体器件(MISFET)而言，栅极绝缘膜GI以具有氮化物半导体层CH上形成的第1栅极绝缘膜(第1金属的氧化膜)GIa、第2栅极绝缘膜(第2金属的氧化膜)GIb的方式构成。第2金属(例如，Hf)比第1金属(例如，Al)的电负性低。使第2金属的电负性低于第1金属的电负性，负电荷通过界面极化而导入第1金属的氧化膜中，因此能够使平带电压向正方向偏移。由此，能够使由于第1金属的氧化膜的热处理而变为负的阈值电压向正方向偏移。

Semiconductor device and method of manufacturing semiconductor device

The invention improves the characteristics of semiconductor devices. For having a nitride semiconductor layer over the gate electrode CH GE gate insulating film formed by the GI semiconductor devices (MISFET), a gate insulating film GI with first gate nitride semiconductor layer is formed on the insulating film (first CH, second GIa metal oxide film) gate insulating film (second metal oxide) GIb the way. Second metals (e.g., Hf) are lower than those of first metals (e.g., Al). The electronegativity of the second metal is lower than that of the first metal, and the negative charge is introduced into the oxide film of the first metal through the interface polarization, so that the flat band voltage can be shifted to the positive direction. Thus, the threshold voltage, which is changed to a negative direction due to the heat treatment of the first metal oxide film, can be shifted in a positive direction.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体器件及半导体器件的制造方法，例如本专利技术适用于使用了氮化物半导体的半导体器件及其制造方法。
技术介绍
近年来，使用了带隙比Si还大的III-V族化合物的半导体器件受到关注。其中，使用了氮化镓(GaN)等氮化物半导体的半导体器件具有以高速且低损失进行工作的特性。另外，对于使用了氮化镓系的氮化物半导体的功率MISFET(Metal Insulator Semiconductor Field Effect Transistor)而言，其可进行常关(normally off)动作，并且正在进行对其的开发。例如，在下面的非专利文献1中，公开了具有由Al2O3形成的栅极绝缘膜的GaN FET。[现有技术文献][非专利文献][非专利文献1]IEDM 2009,p.153-156A Normally-off GaN FET with High Threshold Voltage Uniformity Using A Novel Piezo Neutralization Technique
技术实现思路
专利技术所要解决的课题本专利技术人从事于使用了上述氮化物半导体的半导体器件的研发，对于常关型的半导体器件的特性提高，进行了潜心研究。在该过程中，发现对于使用了氮化物半导体的半导体器件及半导体器件的制造方法而言，还有改善的余地。从本说明书的描述及附图，可以清楚其他问题和新颖的特征。用于解决课题的手段在本申请中公开的实施方式之中，对代表性的实施方式进行说明如下。本申请中公开的一个实施方式所示的半导体器件具有在氮化物半导体层上隔着栅极绝缘膜而形成的栅电极，栅极绝缘膜具有：在氮化物半导体层上形成的第1金属的氧化膜，和在第1金属的氧化膜上形成的第2金属的氧化膜。并且，第1金属与构成上述氮化物半导体层的元素不同，第2金属比第1金属的电负性低。本申请中公开的一个实施方式所示的半导体器件的制造方法为，在氮化物半导体层上堆积第1金属的氧化膜，在其上形成第2金属的氧化膜，进一步在其上形成栅电极。另外，具有对第2金属的氧化膜进行热处理的工序。并且，第2金属比第1金属的电负性低。专利技术的效果根据本申请中公开的、以下所示的代表性的实施方式所示的半导体器件，可提高半导体器件的特性。根据本申请中公开的、以下所示的代表性的实施方式所示的半导体器件的制造方法，可制造特性良好的半导体器件。附图说明[图1]为示出实施方式1的半导体器件的构成的截面图。[图2]为示出实施方式1的比较例1的半导体器件的构成的截面图。[图3]为示出热处理前后的氧化铝膜的电容-电压特性的曲线图。[图4]为示出实施方式1的栅极绝缘膜的电容-电压特性的曲线图。[图5]为示出实施方式1的比较例3的半导体器件的构成的截面图。[图6]为示出实施方式1的半导体器件的制造工序的截面图。[图7]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图6接续的制造工序的截面图。[图8]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图7接续的制造工序的截面图。[图9]为示出实施方式1的半导体器件的制造工序的截面图，并且是示出与图8接续的制造工序的截面图。[图10]为示出实施方式1的半导体器件的其他构成的截面图。[图11]为示出实施方式1的半导体器件的特征性构成的截面图。[图12]为示出实施方式2的半导体器件的构成的截面图。[图13]为示出实施方式3的半导体器件的构成的截面图。[图14]为示出实施方式3的半导体器件的制造工序的截面图。[图15]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图14接续的制造工序的截面图。[图16]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图15接续的制造工序的截面图。[图17]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图16接续的制造工序的截面图。[图18]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图17接续的制造工序的截面图。[图19]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图18接续的制造工序的截面图。[图20]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图19接续的制造工序的截面图。[图21]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图20接续的制造工序的截面图。[图22]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图21接续的制造工序的截面图。[图23]为示出实施方式3的半导体器件的制造工序的截面图，并且是示出与图22接续的制造工序的截面图。[图24]为示出实施方式3的半导体器件的构成的俯视图的一个例子。[图25]为示出实施方式4的半导体器件的构成的截面图。具体实施方式在以下实施方式中，为了方便，在必要时分割成多个部分或实施方式来说明，但除了特别明示的情况之外，它们之间并不是毫无关系的，而是一方为另一方的部分或全部的变形例、应用例、详细说明、补充说明等关系。另外，在以下实施方式中，提到要素的数等(包括个数、数值、量、范围等)时，除了特别明示的情况以及在原理上明确限定为特定数的情况等之外，均不限定于该特定数，可以是特定数以上也可以是特定数以下。而且，在以下实施方式中，除了特别明示的情况以及被认为原理上明确是必须的情况等之外，其构成要素(还包括要素步骤等)并非一定是必须的。相同地，在以下实施方式中，涉及到构成要素等的形状、位置关系等时，除了特别明示的情况和认为原理上明确不成立的情况等之外，包括实质上与该形状等近似或类似的情况等。在这点上，对于上述数等(包括个数、数值、量、范围等)也是同样的。以下，基于附图对实施方式进行详细说明。需要说明的是，用于说明实施方式的全部附图中，对具有同一功能的部件标注同一或相关联的符号，省略对其的重复说明。另外，在存在多个类似的部件(部位)的情况下，有时对总称的符号追加记号从而表示个别或特定的部位。另外，在以下实施方式中，除非特别必要，否则原则上对同一或同样的部分不进行重复说明。另外，在实施方式所使用的附图中，也存在为了易于观察附图而在剖视图中也省略了剖面线的情况。另外，也存在为了易于观察附图而在俯视图中也标注了剖面线的情况。另外，在截面图及俯视图中，各部位的大小并非与实际器件相对应的尺寸，有时为了易于理解附图，而将特定的部位相对放大。另外，即便在截面图和俯视图相对应的情况下，有时为了易于理解附图，而将特定的部位相对放大。(实施方式1)以下，一边参照附图一边对本实施方式的半导体器件进行详细说明。[结构说明]图1为示出本实施方式的半导体器件的构成的截面图。图1所示的半导体器件为使用了氮化物半导体的MIS(Metal Insulator Semiconductor)型的场效应晶体管(FET；Field Effect Transistor)。如图1所示，在本实施方式的半导体器件中，在由氮化物半导体形成的沟道层CH上具有隔着栅极绝缘膜GI而配置的栅电极GE。这里，栅极绝缘膜GI具有在沟道层CH上形成的第1栅极绝缘膜GIa、和在第1栅极绝缘膜GIa上形成的第2栅极绝缘膜GIb。第1栅极绝缘膜GIa由第1金属的氧化物形成。第2栅极绝缘膜GIb由第2金属的氧化物形成。并且，第2金属的本文档来自技高网...

【技术保护点】
一种半导体器件，具有：氮化物半导体层，和在所述氮化物半导体层上隔着栅极绝缘膜而形成的栅电极；其中，所述栅极绝缘膜具有在所述氮化物半导体层上形成的第1金属的氧化膜、和在所述第1金属的氧化膜上形成的第2金属的氧化膜，所述第1金属与构成所述氮化物半导体层的元素不同，所述第2金属比所述第1金属的电负性低。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，具有：氮化物半导体层，和在所述氮化物半导体层上隔着栅极绝缘膜而形成的栅电极；其中，所述栅极绝缘膜具有在所述氮化物半导体层上形成的第1金属的氧化膜、和在所述第1金属的氧化膜上形成的第2金属的氧化膜，所述第1金属与构成所述氮化物半导体层的元素不同，所述第2金属比所述第1金属的电负性低。2.根据权利要求1所述的半导体器件，其中，所述第1金属的氧化膜为堆积膜。3.根据权利要求2所述的半导体器件，其中，所述堆积膜为利用原子层堆积法形成的膜。4.根据权利要求1所述的半导体器件，其中，所述第1金属为Al。5.根据权利要求4所述的半导体器件，其中，所述第2金属为选自Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素。6.根据权利要求5所述的半导体器件，其中，所述氮化物半导体层为GaN。7.根据权利要求1所述的半导体器件，其中，所述第1金属的氧化膜的厚度大于所述第2金属的氧化膜的厚度。8.根据权利要求1所述的半导体器件，其中，所述第1金属的氧化膜的厚度大于所述第2金属的氧化膜的厚度，所述第2金属的氧化膜的膜厚为1nm以上且10nm以下。9.一种半导体器件，具有：氮化物半导体层，和在所述氮化物半导体层上隔着栅极绝缘膜而形成的栅电极；其中，所述栅极绝缘膜具有在所述氮化物半导体层上形成的Si的氧化膜、和在所述Si的氧化膜上形成的比所述Si的电负性低的金属的氧化膜，所述Si与构成所述氮化物半导体层的元素不同。10.根据权利要求9所述的半导体器件，其中，所述Si的氧化膜为堆积膜。11.根据权利要求10所述的半导体器件，其中，所述堆积膜为利用原子层堆积法形成的膜。12.根据权利要求9所述的半导体器件，其中，比所述Si的电负性低的金属为选自Al、Hf、Zr、Ta、Ti、Nb、La、Y、Mg的组中的1种以上的元素。13.根据权利要求12所述的半导体器件，其中，所述氮化物半导体层为GaN。14...

【专利技术属性】
技术研发人员：饭塚敏洋，小山晋，加藤芳健，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP