多阶鳍的形成方法及其结构技术

本发明专利技术提供了一种用于制造具有多阶鳍轮廓的半导体器件的方法，方法包括提供衬底以及在衬底上方形成具有第一间隔件宽度的第一间隔件。在第一蚀刻工艺期间第一间隔件掩蔽衬底的第一部分。通过实例的方式，对衬底实施第一蚀刻工艺以形成第一阶鳍区域，其中，第一阶鳍区域的宽度基本上约等于第一间隔件宽度。在衬底上方形成具有第二间隔件宽度的第二间隔件，其中在第二蚀刻工艺期间第二间隔件和第一阶鳍区域掩蔽衬底的第二部分。在一些实例中，对衬底实施第二蚀刻工艺以形成第二阶鳍区域，其中，第二阶鳍区域的宽度大于第一阶鳍区域的宽度。本发明专利技术还涉及多阶鳍的形成方法及其结构。

【技术实现步骤摘要】

本专利技术涉及多阶鳍的形成方法及其结构。
技术介绍
电子产业已经经历了对于更小的和更快的电子器件(其能够同时支撑更大数目的更加复杂和精细的功能)的不断增加的需求。因此，在半导体工业中存在制造低成本、高性能和低功率的集成电路(IC)的持续的趋势。到目前为止，对于这些目标大部分已经通过按比例缩小半导体IC尺寸(例如，最小部件尺寸)以及由此改进生产效率和降低相关成本而实现。然而，这种按比例也引入了半导体制造工艺的增加的复杂度。因此，在半导体IC和器件中的持续的进步的实现需要在半导体制造工艺和技术中的类似的进步。最近，已经引入多栅极器件以通过增加栅极-沟道连接、降低断态电流和降低短沟道效应(SCE)来努力改进栅极控制。已经被引入的一个这样的多栅极器件是鳍式场效应晶体管(FinFET)。FinFET由从衬底延伸的鳍式结构而获得它的名字，该鳍式结构在衬底上形成，并且衬底用于形成FET沟道。FinFET与传统的互补金属氧化物半导体(CMOS)工艺是兼容的，并且FinFET的三维结构允许它们剧烈地缩小同时保持栅极控制并且减轻SCE。然而，FinFET器件的持续的缩小也已导致问题，诸如对于在窄鳍结构本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在衬底上方形成具有第一间隔件宽度的第一间隔件，其中，在第一蚀刻工艺期间所述第一间隔件掩蔽所述衬底的第一部分以限定第一阶鳍区域；对所述衬底实施所述第一蚀刻工艺以形成所述第一阶鳍区域，其中，所述第一阶鳍区域的宽度基本上约等于所述第一间隔件宽度；在所述衬底上方形成具有第二间隔件宽度的第二间隔件，其中，在第二蚀刻工艺期间所述第二间隔件和所述第一阶鳍区域掩蔽所述衬底的第二部分以限定第二阶鳍区域；以及对所述衬底实施所述第二蚀刻工艺以形成所述第二阶鳍区域，其中，所述第二阶鳍区域的宽度大于所述第一阶鳍区域的宽度。

【技术特征摘要】
2014.12.01 US 14/556,9081.一种制造半导体器件的方法，包括：在衬底上方形成具有第一间隔件宽度的第一间隔件，其中，在第一蚀刻工艺期间所述第一间隔件掩蔽所述衬底的第一部分以限定第一阶鳍区域；对所述衬底实施所述第一蚀刻工艺以形成所述第一阶鳍区域，其中，所述第一阶鳍区域的宽度基本上约等于所述第一间隔件宽度；在所述衬底上方形成具有第二间隔件宽度的第二间隔件，其中，在第二蚀刻工艺期间所述第二间隔件和所述第一阶鳍区域掩蔽所述衬底的第二部分以限定第二阶鳍区域；以及对所述衬底实施所述第二蚀刻工艺以形成所述第二阶鳍区域，其中，所述第二阶鳍区域的宽度大于所述第一阶鳍区域的宽度。2.根据权利要求1所述的方法，其中，形成所述第二间隔件包括在所述第一阶鳍区域的第一侧壁和第二侧壁上形成所述第二间隔件。3.根据权利要求2所述的方法，其中，所述第二阶鳍区域的宽度基本上约等于所述第一阶鳍区域的宽度和两倍的所述第二间隔件宽度的总和。4.根据权利要求1所述的方法，其中，在所述第一阶鳍区域和所述第二阶鳍区域之间的界面处，所述第二阶鳍区域的宽度与所述第一阶鳍区域的宽度的比率大于约1.2。5.根据权利要求1所述的方法，其中，所述第一阶鳍区域包括在邻近的鳍之间具有第一间隔的多个第一鳍，并且其中，所述第一阶鳍区域包括在邻近的鳍之间具有第二间隔的多个第二鳍，所述第二间隔与所述第一间隔不同。6.根据权利要求5所述的方法，其中，所述邻近的鳍之间的所述第一间隔大于约1.5倍的所述邻近的鳍之间的所述第二间...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71