半导体器件和制备半导体器件的方法技术

本发明专利技术公开了一种半导体器件和制备半导体器件的方法。该半导体器件包括：第一硅层(110；210)；第一介质层(120；220)，位于该第一硅层(110；210)上面，该第一介质层(120；220)包含窗口(121；221)，该第一介质层(120；220)的窗口(121；221)底部的横向尺寸不超过20nm；III-V族半导体层(130；230)，位于该第一介质层(120；220)上面以及该第一介质层(120；220)的窗口(121；221)内，并在该第一介质层(120；220)的窗口(121；221)内与该第一硅层(110；210)相连。本发明专利技术实施例的半导体器件中的III-V族半导体材料没有线位错，因而具有较高的性能。

【技术实现步骤摘要】
【国外来华专利技术】半导体器件和制备半导体器件的方法
本专利技术涉及信息
，并且更具体地，涉及半导体器件和制备半导体器件的方法。
技术介绍
为了提高微处理器的性能，集成电路一直保持小型化和多样化的高速发展，然而缩小的器件尺寸、增加的器件密度也带来了一些不可避免的问题，如信号延迟、互连串扰等。使用电互连介质导致的高功耗和能量浪费逐渐不能满足半导体工业对器件高性能低成本的要求。人们发现，光互连可以有效的解决这些问题并给传统集成电路带来许多新的功能，因此，硅光子学成为了未来光电集成电路的重要研究课题。硅是微电子平台的基石，在光电集成上也是不可或缺的，它具有高集成度、低成本的优势，它的氧化物是优异的绝缘材料，它们的折射率差较高使得可以利用它们进行导光。但是，硅是间接带隙半导体，光吸收和发射的效率很低，同时硅的载流子迁移率也不高，在高速应用上受到限制。相反，III-V族化合物半导体则具有直接带隙结构和高的电子迁移率，其低维系统如多量子阱、量子点等也给光增益带来很多优良性能，对材料成分的调节和低维结构的优化给器件性能参数带来了多样的变化，可以用来制备激光器、太阳能电池等光电器件，高电子迁移率晶体管等电子器件。制备III-V族半导体器件的单片集成技术是在硅衬底上外延生长III-V族材料，进而制备成器件。然而，由于III-V族材料如砷化镓、磷化铟等和硅之间存在很大的晶格失配和热失配，在硅上直接生长III-V族材料会引入高密度的线位错，致使器件性能恶化，可靠性降低。
技术实现思路
本专利技术实施例提供了一种半导体器件和制备半导体器件的方法，能够提供没有线位错的III-V族半导体器件。第一方面，提供了一种半导体器件，包括：第一硅层；第一介质层，该第一介质层位于该第一硅层上面，该第一介质层具有窗口，该第一介质层的窗口底部的横向尺寸不超过20nm；III-V族半导体层，该III-V族半导体层分布于该第一介质层上面并深入到该第一介质层的窗口内，并在该第一介质层的窗口内与该第一硅层相连。结合第一方面，在第一种可能的实现方式中，该第一介质层的窗口为倒锥形或圆柱形。结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，该第一硅层为硅衬底；该半导体器件还包括：第二硅层，该第二硅层包含波导，该第二硅层位于该第一介质层上面，并且该第二硅层与该第一硅层之间的第一介质层的部分无窗口，该第二硅层与该III-V族半导体层直接或间接相连。结合第一方面或第一方面的第一种可能的实现方式，在第三种可能的实现方式中，该第一硅层包含波导，该第一介质层的窗口位于波导的上面；该半导体器件还包括：第二介质层和第三硅层，该第三硅层为硅衬底，该第二介质层位于该第一硅层下方，该第三硅层上方。结合第一方面或第一方面的第一至三种可能的实现方式中的任一种可能的实现方式，在第四种可能的实现方式中，该半导体器件为激光器；该III-V族半导体层包括缓冲层、有源区、隔层、N型掺杂过渡层和P型掺杂过渡层；该半导体器件还包括N电极和P电极，该N电极与该N型掺杂过渡层相连，该P电极与该P型掺杂过渡层相连。结合第一方面或第一方面的第一至三种可能的实现方式中的任一种可能的实现方式，在第五种可能的实现方式中，该半导体器件为光放大器；该III-V族半导体层包括缓冲层、有源区、隔层、N型掺杂过渡层和P型掺杂过渡层；该半导体器件还包括N电极、P电极和增透膜，该N电极与该N型掺杂过渡层相连，该P电极与该P型掺杂过渡层相连，该增透膜位于该III-V族半导体层的端面。结合第一方面或第一方面的第一至三种可能的实现方式中的任一种可能的实现方式，在第六种可能的实现方式中，该半导体器件为光探测器；该III-V族半导体层包括N区、P区和本征区；该半导体器件还包括N电极和P电极，该N电极与该N区相连，该P电极与该P区相连。结合第一方面或第一方面的第一种可能的实现方式，在第七种可能的实现方式中，该半导体器件为晶体管；该III-V族半导体层为该晶体管的沟道材料；该半导体器件还包括源极、漏极、栅极和栅介质层，该源极、该漏极和该栅介质层与该III-V族半导体层相连，该栅极与该栅介质层相连。第二方面，提供了一种制备半导体器件的方法，包括：以图形模板为掩膜对SOI的硅层进行刻蚀，该SOI包括硅衬底，硅衬底上的介质层和介质层上的硅层，在暴露出介质层时，停止刻蚀，去除图形模板，得到具有窗口的硅层；以具有窗口的硅层为模板对介质层进行刻蚀，在暴露出硅衬底时，停止刻蚀，去除具有窗口的硅层，得到具有窗口的介质层，其中，介质层的窗口底部的横向尺寸不超过20nm；在介质层的窗口内生长半导体材料，形成缓冲层，在缓冲层上继续生长半导体材料，得到半导体层。结合第二方面，在第一种可能的实现方式中，该图形模板为多孔氧化铝膜或者极紫外曝光显影后的光刻胶。结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，该半导体材料为III-V族半导体材料。结合第二方面或第二方面的第一或二种可能的实现方式，在第三种可能的实现方式中，该半导体材料包含预设量的掺杂材料。结合第二方面或第二方面的第一至三种可能的实现方式中的任一种可能的实现方式，在第四种可能的实现方式中，在以图形模板为掩膜对SOI的硅层进行刻蚀之前，该方法还包括：在该图形模板的部分区域上遮挡光刻胶，以便于遮挡区域下的硅层不被刻蚀。结合第二方面的第四种可能的实现方式，在第五种可能的实现方式中，该方法还包括：在没有被刻蚀的硅层中制备波导。第三方面，提供了一种制备半导体器件的方法，包括：在SOI的硅层中制备波导，其中，该SOI包括硅衬底，硅衬底上的第一介质层和第一介质层上的硅层；在硅层上形成第二介质层；以图形模板为掩膜对第二介质层进行刻蚀，在暴露出硅层时，停止刻蚀，去除图形模板，得到具有窗口的第二介质层，其中，第二介质层的窗口底部的横向尺寸不超过20nm；在第二介质层的窗口内生长半导体材料，形成缓冲层，在缓冲层上继续生长半导体材料，得到半导体层。结合第三方面，在第一种可能的实现方式中，该图形模板为多孔氧化铝膜或者极紫外曝光显影后的光刻胶。结合第三方面或第三方面的第一种可能的实现方式，在第二种可能的实现方式中，该半导体材料为III-V族半导体材料。结合第三方面或第三方面的第一或二种可能的实现方式，在第三种可能的实现方式中，该半导体材料包含预设量的掺杂材料。结合第三方面或第三方面的第一至三种可能的实现方式中的任一种可能的实现方式，在第四种可能的实现方式中，在绝缘体上的硅SOI的硅层中制备波导，包括：在硅层中制备脊形波导。结合第三方面的第四种可能的实现方式，在第五种可能的实现方式中，在以图形模板为掩膜对第二介质层进行刻蚀之前，该方法还包括：在该图形模板的部分区域上遮挡光刻胶，其中，没有遮挡光刻胶的区域对应脊形波导的位置。基于上述技术方案，本专利技术实施例的半导体器件，采用III-V族半导体材料，并且本专利技术实施例的半导体器件中的III-V族半导体材料没有线位错，因而具有较高的性能。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获本文档来自技高网...

【技术保护点】
PCT国内申请，权利要求书已公开。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，其特征在于，包括：第一硅层(110；210)；绝缘的第一介质层(120；220)，所述第一介质层(120；220)位于所述第一硅层(110；210)上面，所述第一介质层(120；220)具有窗口(121；221)，所述第一介质层(120；220)的窗口(121；221)底部的横向尺寸不超过20nm；III-V族半导体层(130；230)，所述III-V族半导体层(130；230)分布于所述第一介质层(120；220)上面并深入到所述第一介质层(120；220)的窗口(121；221)内，并在所述第一介质层(120；220)的窗口(121；221)内与所述第一硅层(110；210)相连；所述第一介质层(120；220)的窗口(121；221)为倒锥形。2.根据权利要求1所述的半导体器件，其特征在于，所述第一硅层(110)为硅衬底；所述半导体器件还包括：第二硅层(140)，所述第二硅层(140)包含波导，所述第二硅层(140)位于所述第一介质层(120)上面，并且所述第二硅层(140)与所述第一硅层(110)之间的所述第一介质层(120)的部分无窗口，所述第二硅层(140)与所述III-V族半导体层(130)直接或间接相连。3.根据权利要求1所述的半导体器件，其特征在于，所述第一硅层(210)包含波导，所述第一介质层(220)的窗口(221)位于所述波导的上面；所述半导体器件还包括：第二介质层(240)和第三硅层(250)，所述第三硅层(250)为硅衬底，所述第二介质层(240)位于所述第一硅层(210)下方，所述第三硅层(250)上方。4.根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述半导体器件为激光器；所述III-V族半导体层(130；230)，包括缓冲层(131；231)、有源区(134；234)、隔层(133；233)、N型掺杂过渡层(132；232)和P型掺杂过渡层(135；235)；所述半导体器件还包括N电极(160；260)和P电极(170；270)，所述N电极(160；260)与所述N型掺杂过渡层(132；232)相连，所述P电极(170；270)与所述P型掺杂过渡层(135；235)相连。5.根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述半导体器件为光放大器；所述III-V族半导体层(130；230)，包括缓冲层(131；231)、有源区(134；234)、隔层(133；233)、N型掺杂过渡层(132；232)和P型掺杂过渡层(135；235)；所述半导体器件还包括N电极(160；260)、P电极(170；270)和增透膜，所述N电极(160；260)与所述N型掺杂过渡层(132；232)相连，所述P电极(170；270)与所述P型掺杂过渡层(135；235)相连，所述增透膜位于所述III-V族半导体层(130；230)的端面。6.根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述半导体器件为光探测器；所述III-V族半导体层(130；230)包括N区(136；236)、P区(137；237)和本征区(138；2...

【专利技术属性】
技术研发人员：皇甫幼睿，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44