半导体装置及半导体装置的制造方法制造方法及图纸

在电路部中设置有在深度方向上贯穿衬底正面侧的p

Semiconductor device and method of manufacturing semiconductor device

In the circuit section, a p is disposed in the depth direction across the substrate front side

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及半导体装置的制造方法
本专利技术涉及一种半导体装置及半导体装置的制造方法。
技术介绍
以往，出于功率半导体元件的高可靠性、小型化和低成本化的目的，众所周知将纵向型功率半导体元件和该纵向型功率半导体元件的控制、保护用电路用的横向型半导体元件设置在同一半导体基板(半导体芯片)上的功率半导体装置(例如参照下述专利文献1、2)。关于现有的半导体装置的结构，以将输出级用的纵向型n沟道功率MOSFET(MetalOxideSemiconductorFieldEffectTransistor：金属氧化物半导体场效应晶体管)和控制电路用的横向型CMOS(ComplementaryMOS：互补型MOS)设置在同一半导体基板的功率半导体装置为例进行说明。图13是表示现有的半导体装置的结构的截面图。图13所示的现有的半导体装置是将输出级用的纵向型n沟道功率MOSFET作为沟槽栅结构的纵向型MOSFET110的车载用的高压侧型功率IC(IntegratedCircuit：集成电路)的一个示例。如图13所示，现有的半导体装置在n型半导体衬底(半导体基板)上具备输出级部、电路部和从浪涌中保护它们的保护元件部，n型半导体衬底(半导体基板)是在n+型支撑基板101的正面上层叠n-型半导体层102而成的。在输出级部中设置有输出级用的纵向型MOSFET110。在电路部中设置有控制电路用的横向型CMOS等。仅图示在电路部中，在构成控制电路用的横向型CMOS的互补连接的横向型p沟道MOSFET和横向型n沟道MOSFET中的横向型n沟道MOSFET120。在保护元件部中设置有作为保护元件部的纵向型二极管130。在输出级部中，n+型支撑基板101和n-型半导体层102分别作为漏极层和漂移层发挥作用。连接到衬底背面(n+型支撑基板101的背面)的漏极109(漏极端子)是连接有车载用电池的电源电压端子(以下，称为VCC端子)。在衬底正面侧(n-型半导体层102的相对于n+型支撑基板101侧的相反侧)设置有接地端子(以下，称为GND端子)和输出端子(以下，称为OUT端子)。在OUT端子中电连接有纵向型MOSFET110的n+型源区107和p++型扩散区108。符号103～106分别表示纵向型MOSFET110的沟槽、栅极绝缘膜、栅极和p型基区。构成电路部的横向型CMOS的横向型n沟道MOSFET120配置在p-型基区121的内部，所述p-型基区121选择性地设置在衬底正面的表面层上。此外，在p-型基区121的内部，在p-型基区121的外周附近，与横向型n沟道MOSFET120的n+型源区122和n+型漏区123分离地设置有p+型扩散区124。p+型扩散区124的深度与p-型基区121的深度相同，或者比p-型基区121的深度深。在图13中示出p+型扩散区124的深度比p-型基区121的深度深的情形。该p+型扩散区124，作为防止因层叠在衬底正面上的布线层的电位而产生的p-型基区121的反转的反转防止层发挥作用。在p+型扩散区124的内部选择性地设置有成为与布线层的接触部(电性接触部)的p++型接触区125。在图13中示出横向型n沟道MOSFET120用于控制电路内的CMOS反相器或者ED(Enhancement/DepIetion)反相器、电阻负载反相器等的各种逆变电路(invertercircuit)时的一个示例，横向型n沟道MOSFET120的连接到n+型源区122的源极端子与GND端子电连接。作为背栅极的p-型基区121也经由p+型扩散区124和p++型接触区125与GND端子电连接。符号126表示横向型n沟道MOSFET120的栅极。在横向型n沟道MOSFET120的连接有n+型漏区123的漏极端子连接有横向型p沟道MOSFET或者耗尽型MOSFET、电阻元件等电路元件111，构成控制电路内的各种逆变电路。电路元件111经由电源电路112连接到选择性地设置在衬底正面的表面层的n+型扩散区113。电源电路112由耐高压的电路元件(未图示)构成，接受n型半导体衬底的电源电压电位(VCC端子的电位)并向电路元件111输出低电位，并向由横向型n沟道MOSFET120和电路元件111组成的各种逆变电路供给电源电压。这种车载用的功率IC需要较高的浪涌电阻。在VCC端子和GND端子之间施加有ESD(Electro-StaticDischarge:静电放电)等高浪涌电压时，浪涌依次从VCC端子到n-型半导体层102、电源电路112、电路元件111、横向型n沟道MOSFET120和GND端子的路径侵入，并施加高电压。在这些浪涌所侵入的各构成部中，电路元件111或者横向型n沟道MOSFET120的尺寸小，元件单体的浪涌电阻低。为此，在VCC端子和GND端子之间并联有浪涌电流吸收用(浪涌保护用)的纵向型二极管130。纵向型二极管130由在衬底正面的表面层选择性地设置有p+型扩散区131的pn结构成。为了使在与横向型n沟道MOSFET120相同的n型半导体衬底中形成纵向型二极管130时不增加工序，同时形成纵向型二极管130的p+型扩散区131与横向型n沟道MOSFET120的p+型扩散区124。对于纵向型二极管130，在VCC端子和GND端子之间施加有浪涌电压时发生雪崩击穿(Avalanchebreakdown)，使电流I101从VCC端子侧通过p+型扩散区131和p++型接触区132沿着朝向GND端子的纵向流动并吸收浪涌电流。另一方面，在设置于电路部(设置有横向型n沟道MOSFET120的区域)的p+型扩散区124和n-型半导体102之间也与纵向型二极管130同样地形成有pn结。在该p+型扩散区124和n-型半导体层102之间的pn结也以与纵向型二极管130相同程度的外加电压击穿。这与在电路部内置有多个比纵向型二极管130的pn结面积小的纵向型二极管(以下，称为电路部二极管)127相等，可以将在功率IC中占较大面积的电路部的一部分作为浪涌保护用的纵向型二极管130使用。因此，能够扩大浪涌保护用的纵向型二极管130的有效的pn结面积。纵向型二极管130的击穿电流(breakdowncurrent)量(不发生电流击穿的最大电流值)与pn结面积成比例地变大。因此，通过使用电路部的一部分构成电路部二极管127，与单独构成纵向型二极管130的情况相比，能够提高纵向型二极管130自身的耐击穿性，与此同时，能够提高功率IC的浪涌电阻。此外，纵向型二极管130的耐压随着温度的上升而增加。为此，即使电流集中到使用电路部的一部分构成的pn结面积较小的电路部二极管127，电路部二极管127的耐压随着发热而增加，电流向电路部二极管127的聚集会得到缓和。因此，即使如上所述使电路部二极管127散在于电路部，也很难发生电路部的局部击穿。另一方面，并不仅限于功率IC，己知通常使用双极型元件替代二极管作为浪涌保护用的保护元件来提高浪涌电阻的技术。在使用双极型元件作为浪涌保护用的保护元件时，通过利用双极型元件的回跳特性提高浪涌电流的吸收能力，由此提高被保护元件的浪涌电阻。由于双极型元件的回跳特性取决于器件结构，为了改进该特性而提出了具有各种双极型结构的保护元件(例如，参照下本文档来自技高网...

【技术保护点】
一种半导体装置，其特征在于，具备：第二导电型的第一半导体区，其选择性地设置于第一导电型的半导体基板的第一主面的表面层；半导体元件的元件结构，其设置于所述第一半导体区内；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部，并构成所述半导体元件的元件结构；第二导电型的第三半导体区，其在深度方向上贯穿所述第一半导体区，以所述第一半导体区的深度以上的深度且包围所述半导体元件的元件结构的方式被选择性地设置，并且杂质浓度比所述第一半导体区的杂质浓度高；第二导电型的第四半导体区，其以与所述第一半导体区分离的方式选择性地设置于所述半导体基板的第一主面的表面层；第一导电型的第五半导体区，其选择性地设置于所述第四半导体区的内部；第二导电型的第六半导体区，其在深度方向上贯穿所述第四半导体区，且以所述第四半导体区的深度以上的深度被选择性地设置，并且杂质浓度比所述第四半导体区的杂质浓度高；第一电极，其电连接到所述第二半导体区、所述第三半导体区、所述第四半导体区和所述第五半导体区；以及第二电极，其连接到所述半导体基板的第二主面。

【技术特征摘要】
【国外来华专利技术】2015.03.17 JP 2015-0539801.一种半导体装置，其特征在于，具备：第二导电型的第一半导体区，其选择性地设置于第一导电型的半导体基板的第一主面的表面层；半导体元件的元件结构，其设置于所述第一半导体区内；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部，并构成所述半导体元件的元件结构；第二导电型的第三半导体区，其在深度方向上贯穿所述第一半导体区，以所述第一半导体区的深度以上的深度且包围所述半导体元件的元件结构的方式被选择性地设置，并且杂质浓度比所述第一半导体区的杂质浓度高；第二导电型的第四半导体区，其以与所述第一半导体区分离的方式选择性地设置于所述半导体基板的第一主面的表面层；第一导电型的第五半导体区，其选择性地设置于所述第四半导体区的内部；第二导电型的第六半导体区，其在深度方向上贯穿所述第四半导体区，且以所述第四半导体区的深度以上的深度被选择性地设置，并且杂质浓度比所述第四半导体区的杂质浓度高；第一电极，其电连接到所述第二半导体区、所述第三半导体区、所述第四半导体区和所述第五半导体区；以及第二电极，其连接到所述半导体基板的第二主面。2.一种半导体装置，其特征在于，具备：第二导电型的第一半导体区，其选择性地设置于第一导电型的半导体基板的第一主面的表面层；半导体元件的元件结构，其设置于所述第一半导体区内；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部，并构成所述半导体元件的元件结构；第二导电型的第三半导体区，其以包围所述半导体元件的元件结构的方式选择性地设置于所述第一半导体区的内部，且杂质浓度比所述第一半导体区的杂质浓度高；第二导电型的第四半导体区，其以与所述第一半导体区分离的方式选择性地设置于所述半导体基板的第一主面的表面层；第一导电型的第五半导体区，其选择性地设置于所述第四半导体区的内部；第二导电型的第六半导体区，其选择性地设置在所述第四半导体区的内部，且杂质浓度比所述第四半导体区的杂质浓度高；第一电极，其电连接到所述第二半导体区、所述第三半导体区、所述第四半导体区和所述第五半导体区；以及第二电极，其连接到所述半导体基板的第二主面。3.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的第七半导体区，该第二导电型的第七半导体区选择性地设置于所述第四半导体区的内部，且杂质浓度比所述第四半导体区的杂质浓度高，所述第一电极经由所述第七半导体区而电连接到所述第四半导体区，所述第五半导体区配置在所述第六半导体区与所述第七半导体区之间。4.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的第七半导体区，该第二导电型的第七半导体区选择性地设置于所述第四半导体区的内部，且杂质浓度比所述第四半导体区的杂质浓度高，所述第一电极经由所述第七半导体区而电连接到所述第四半导体区，所述第七半导体区以与所述第六半导体区分离的方式配置，所述第五半导体区选择性地设置于所述第六半导体区的内部。5.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的第七半导体区，该第二导电型的第七半导体区选择性地设置于所述第六半导体区的内部，且杂质浓度比所述第六半导体区的杂质浓度高，所述第一电极经由所述第七半导体区而电连接到所述第四半导体区，所述第五半导体区选择性地设置于所述第六半导体区的内部。6.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的第七半导体区，该第二导电型的第七半导体区选择性地设置于所述第六半导体区的内部，且杂质浓度比所述第六半导体区的杂质浓度高，所述第一电极经由所述第七半导体区而电连接到所述第四半导体区，所述第五半导体区以与所述第六半导体区分离的方式配置。7.根据权利要求3所述的半导体装置，其特征在于，所述第五半导体区以包围所述第七半导体区的周围的方式配置。8.根据权利要求3所述的半导体装置，其特征在于，所述第五半导体区以包围所述第七半导体区的周围的方式配置，所述第六半导体区以包围所述第五半导体区的周围的方式配置。9.根据权利要求3所述的半导体装置，其特征在于，所述第六半导体区以包围所述第七半导体区的周围的方式配置。10.根据权利要求3所述的半导体装置，其特征在于，所述第六半导体区以包围所述第五半导体区的周围的方式配置。11.根据权利要求1所述的半导体装置，其特征在于，所述第六半导体区具有与所述第三半导体区相同的杂质浓度和深度。12.根据权利要求1所述的半导体装置，其特征在于，所述第四半导体区具有与所述第一半导体区相同的杂质浓度和深度。13.一种半导体装置，其特征在于，具备：第二导电型的第一半导体区，其选择性地设置于第一导电型的半导体基板的第一主面的表面层；半导体元件的元件结构，其设置于所述第一半导体区内；第一导电型的第二半导体区，其选择性地设置于所述第一半导体区的内部，并构成所述半导体元件的元件结构；第二导电型的第三半导体区，其在深度方向上贯穿所述第一半导体区，以所述第一半导体区的深度以上的深度且包围所述半导体元件的元件结构的方式被选择性地设置，并且杂质浓度比所述第一半导体区的杂质浓度高；第二导电型的第四半导体区，其以与所述第一半导体区分离的方式选择性地设置于所述半导体基板的第一主面的表面层；第一导电型的第五半导体区，其选择性地设置于所述第四半导体区的内部；第一电极，其电连接到所述第二半导体区、所述第三半导体区、所述第四半导体区和所述第五半导体区；以及第二电极，其连接到所述半导体基板的第二主面。14.根据权利要求13所述的半导体装置，其特征在于，所述半导体装置还具备第二导电型的第六半导体区，该第二导电型的第六半导体区选择性地设置于所述第四半导体区的内部，且杂质浓度比所述第四半导体区的杂质浓度高，所述第一电极经由所述第六半导体区而电连接到所述第四半导体区，所述第五半导体区以包围所述第六半导体区的周围的方式配置。15.根据权利要求1所述的半导体装置，其特征在于，以使由所述第五半导体区、所述第四半导体区和所述半导体基板组成的寄生双极型元件或者由所述第五半导体区、所述第六半导体区和所述半导体基板组成的寄生双极型元件开始回跳的电压低于由所述第二半导体区、所述第一半导体区和所述半导体基板组成的寄生双极型...

【专利技术属性】
技术研发人员：丰田善昭，片仓英明，
申请(专利权)人：富士电机株式会社，
类型：发明
国别省市：日本,JP