一种双异质结结构的背势垒GaN HEMT结构制造技术

本实用新型专利技术涉及半导体制造技术领域，尤其涉及一种双异质结结构的背势垒GaN HEMT结构，由下至上依次包括：衬底、SiN/AlN成核层、AlGaN缓冲层、GaN沟道层、GaN缓冲层、AlGaN势垒层、GaN 帽层，能够有效地解决普通AlGaN/GaN HEMT 缓冲层内泄漏电流过大导致器件提前击穿的问题。

A double heterostructure structure with back barrier GaN HEMT structure

The utility model relates to the field of semiconductor manufacturing technology, especially relates to a double heterostructure barrier GaN HEMT structure, followed by the bottom comprises: a substrate, SiN/AlN nucleation layer and AlGaN buffer layer, GaN channel layer and GaN buffer layer and AlGaN barrier layer and GaN cap layer, can effectively to solve the common AlGaN/GaN HEMT buffer layer leakage current is too large to advance device breakdown problem.

【技术实现步骤摘要】
一种双异质结结构的背势垒GaNHEMT结构
本技术涉及半导体制造
，尤其涉及一种双异质结结构的背势垒GaNHEMT结构。
技术介绍
硅基芯片经历几十年发展，随着Si基CMOS尺寸不断缩小，其频率性能也不断提高，预计特征尺寸达到25nm时，其fT可达490GHz。但Si材料的Johnson优值仅为0.5THzV,尺寸的缩小SiCMOS器件的击穿电压将远小于1V，这极大地限制了硅基芯片在超高速数字领域的应用。近年来,人们不断地寻找其替代品，由于宽禁带半导体氮化镓(GaN)材料具有超高的Johnson优值（5THzV）,其器件沟道尺寸达到10nm量级时，击穿电压仍能保持10V左右，已逐渐的引起了国内外广泛的重视。在要求高转换效率和精确阈值控制、宽带、大动态范围的电路（如超宽带ADC、DAC）数字电子领域具有广阔和特殊的应用前景，支持国防通信、机载和空间系统。GaN基数字逻辑器件成为近几年超高速半导体领域研究的热点，正成为SiCMOS高速电路在数模和射频电路领域的后续发展中的有力竞争者,是国家重点支持的尖端技术，堪称信息产业的“心脏”。目前，基于GaNHEMT的逻辑器件的加工尺度已进入了GaN纳电子的范畴，fT已达到190GHz，正向fT为300GHz到500GHz进军，成为第三代半导体发展中的一个新的机遇，在超高速领域具有非常广阔的发展潜力。但是，对于这些传统器件结构本身而言，其中大栅漏电流是阻碍器件性能提高和实际应用的主要瓶颈，普通AlGaN/GaNHEMT器件缓冲层内泄漏电流过大导致器件提前击穿的问题目前一直没有得到解决。
技术实现思路
本技术实施例通过提供一种双异质结结构的背势垒GaNHEMT结构，解决了现有技术中AlGaN/GaNHEMT器件缓冲层内泄漏电流过大导致器件提前击穿的技术问题。为了解决上述技术问题，本技术提供了一种双异质结结构的背势垒GaNHEMT结构，由下至上依次包括：衬底、SiN/AlN成核层、AlGaN缓冲层、GaN沟道层、GaN缓冲层、AlGaN势垒层、GaN帽层。进一步地，还包括在所述GaN帽层上，采用光刻和蒸发Ti/Al/Ni/Au中任意一种金属形成源漏电极金属。进一步地，还包括：在所述GaN帽层上，光刻和采用Cl2进行ICP干法刻蚀隔离，刻蚀GaN帽层和AlGaN势垒层，直到GaN缓冲层，形成一个台面隔离区。进一步地，在所述台面隔离区内光刻和蒸发Pt/Au中任意一种金属，经剥离工艺形成栅极金属，与所述AlGaN势垒层形成肖特基接触。采用本技术中的一个或者多个技术方案，具有如下有益效果：1、本技术中该期间可与常规硅基CMOS高速逻辑电路期间工艺兼容，极大的拓宽GaN期间在数字电路领域的应用。2、该背势垒HEMT器件结构可有效的增强GaN器件二维电子气。3、该器件中AlGaN缓冲层相比GaN缓冲层有着更大的禁带宽度和更高的临界击穿电场，使得该器件有着更好的载流子限域性和夹断特性。4、该器件结构能够很好地解决普通AlGaN/GaNHEMT缓冲层内泄漏电流过大导致器件提前击穿的问题。5、该器件能进一步提升宽禁带半导体器件的性能，又可大幅度降低成本，在数模和RF电路应用中拥有巨大的潜力。附图说明图1为本技术实施例中双异质结结构的背势垒GaNHEMT结构的结构示意图。具体实施方式本技术实施例提供了一种双异质结结构的背势垒GaNHEMT结构，解决了现有技术中AlGaN/GaNHEMT器件缓冲层内泄漏电流过大导致器件提前击穿的技术问题。为了解决上述技术问题，下面将结合说明书附图以及具体的实施方式对本技术的技术方案进行详细的说明。本技术实施例提供了一种一种双异质结结构的背势垒GaNHEMT结构，如图1所示，由下至上依次包括：衬底10、SiN/AlN成核层20、AlGaN缓冲层30、GaN沟道层40、GaN缓冲层50、AlGaN势垒层60、GaN帽层70。在具体的实施方式中，还包括：在该GaN帽层70上，采用光刻和蒸发Ti/Al/Ni/Au中任意一种金属形成源漏电极金属。源漏电极金属分别位于左右两侧。还包括：在该GaN帽层上，光刻和采用Cl2进行ICP干法刻蚀隔离，刻蚀GaN帽层和AlGaN势垒层，直到GaN缓冲层，形成一个台面隔离区。还包括在台面隔离区内光刻和蒸发Pt/Au中任意一种金属，经剥离工艺形成栅极金属，与AlGaN势垒层形成肖特基接触。从而形成有源区。具体地，该衬底10的材料具体为Si、SiC、GaN、蓝宝石、Diamond中的任意一种，主要作用为支撑材料。该SiN/AlN成核层20不掺杂，厚度为400~800nm，用于吸收Si衬底与后续外延层之间因晶格失配产生的应力，避免产生晶格驰豫。该AlGaN缓冲层是Si衬底到GaN沟道之间的缓冲层，用于吸收Si衬底与后续外延层之间因为晶格失配产生的应力，其中，Al的含量为5%。该GaN沟道层采用MOCVD生长，用于在低场下为二维电子气提供导电沟道。该AlGaN势垒层采用MOCVD方法生长，厚度为1.5nm，用于和栅极金属形成肖特基接触。该GaN帽层不掺杂，采用MOCVD在势垒层AlN上生长Si衬底到GaN沟道层之间的缓冲层，采用GaN，不掺杂，厚度为1nm~3nm。具体的有益效果：1、本技术中基于硅衬底的GaNHEMT器件结构可与常规Si基CMOS高速逻辑电路器件工艺兼容，极大的拓宽GaN器件在数字电路领域的应用。2、该器件可有效的增强GaN器件二维电子气。3、该器件中AlGaN缓冲层相比GaN缓冲层有着更大的禁带宽度和更高的临界击穿电场，使得该器件有着更好的载流子限域性和夹断特性。4、该器件结构可很好地解决了普通AlGaN/GaNHEMT缓冲层内泄漏电流过大导致器件提前击穿的问题。5、该器件基于硅衬底的GaN技术既能进一步提升宽禁带半导体器件的性能，又可大幅度降低成本，在数模和RF电路应用中拥有巨大的潜力。尽管已描述了本技术的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本技术范围的所有变更和修改。显然，本领域的技术人员可以对本技术进行各种改动和变型而不脱离本技术的精神和范围。这样，倘若本技术的这些修改和变型属于本技术权利要求及其等同技术的范围之内，则本技术也意图包含这些改动和变型在内。本文档来自技高网...

【技术保护点】
一种双异质结结构的背势垒GaN HEMT结构，其特征在于，由下至上依次包括：衬底、SiN/AlN成核层、AlGaN缓冲层、GaN沟道层、GaN缓冲层、AlGaN势垒层、GaN 帽层。

【技术特征摘要】
1.一种双异质结结构的背势垒GaNHEMT结构，其特征在于，由下至上依次包括：衬底、SiN/AlN成核层、AlGaN缓冲层、GaN沟道层、GaN缓冲层、AlGaN势垒层、GaN帽层。2.根据权利要求1所述的双异质结结构的背势垒GaNHEMT结构，其特征在于，还包括：在所述GaN帽层上，采用光刻和蒸发Ti/Al/Ni/Au中任意一种金属形成源漏电极金属。3.根据权利要求1所述的双异质结结构的背势垒GaNHEMT结构，其特征在于，还包括：在所述GaN帽层上，光刻和采用Cl2进行ICP干法刻蚀隔离，刻蚀GaN帽层和AlGaN势垒层，直到GaN缓冲层，形成一个台面隔离区。4.根据权利要求3所述的双异质结结构的背势垒GaNHEMT结构，其特征在于，还...

【专利技术属性】
技术研发人员：黎明，
申请(专利权)人：成都海威华芯科技有限公司，
类型：新型
国别省市：四川,51