半导体器件的形成方法技术

一种半导体器件的形成方法，包括：提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；去除所述第二侧墙，暴露出所述第一侧墙；在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。所形成的半导体器件的性能改善。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，尤其涉及一种。
技术介绍
随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能。目前，主要通过控制载流子迁移率来提高半导体器件性能，该技术的一个关键要素是控制晶体管中的应力，通过适当控制应力，提高了载流子(NM0S晶体管中为电子，PMOS晶体管中为空穴)的迁移率，以此提闻驱动电流。因而应力可以极大地提闻晶体管的性能。现有的一种提高晶体管应力的方法为，在晶体管的表面形成应力层，所述应力层的材料通常为氮化硅。具体如图1所示，为表面具有应力层的晶体管的剖面结构示意图，包括:衬底10 ;位于衬底10表面的栅极结构11，所述栅极结构11包括:栅介质层12、位于栅介质层12表面的栅电极层13、以及位于栅电极层13和栅介质层12两侧衬底10表面的侧墙14 ;位于栅极结构11两侧衬底10内的源区15和漏区16 ;位于源区15、漏区16和栅极结构11表面的应力层17。然而，随着半导体器件的工艺节点不断缩小，栅极结构的尺寸以及相邻栅极结构之间的距离也不断缩小，致使形成应力层的难度增大，所形成的应力层质量变差。
技术实现思路
本专利技术解决的问题是提供一种，改善所形成的半导体器件的性能。为解决上述问题，本专利技术提供一种，包括:提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括:位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；去除所述第二侧墙，暴露出所述第一侧墙；在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。可选的，所述第三侧墙的材料为氧化锗。可选的，去除第三侧墙的工艺为湿法刻蚀工艺，刻蚀液为去离子水或含有去离子水的化学溶液。可选的，所述刻蚀液的温度为O摄氏度?100摄氏度。可选的，所述第三侧墙的形成工艺包括:在衬底和栅极结构表面形成第三侧墙层；回刻蚀所述第三侧墙层，直至暴露出衬底和栅极结构表面为止。可选的，所述第三侧墙层的形成工艺为热炉氧化工艺、化学气相沉积工艺或物理气相沉积工艺。可选的，形成所述第三侧墙层的温度为200摄氏度?900摄氏度。可选的，还包括:在形成第三侧墙层之前，在衬底和栅极结构表面形成隔离层，所述隔离层的材料为氮化硅；在回刻蚀第三侧墙层之后，回刻蚀所述隔离层，直至暴露出衬底和栅极结构表面为止，在第三侧墙和第一侧墙之间形成隔离侧墙；在去除第三侧墙之后，暴露出所述隔离侧墙表面。可选的，所述隔离层的形成工艺为原子层沉积工艺、热炉氮化工艺或化学气相沉积工艺，形成温度为100摄氏度?800摄氏度，所述隔离层的厚度为5埃?100埃。可选的，所述隔离侧墙与衬底之间由第一侧墙相互隔离。可选的，所述第二侧墙的材料为氮化硅。可选的，去除第二侧墙的工艺为湿法刻蚀工艺，刻蚀液包括磷酸。可选的，所述湿法刻蚀工艺的刻蚀温度为120摄氏度?180摄氏度。可选的，所述导电层的材料为镍硅，所述导电层的形成工艺为自对准硅化工艺。可选的，所述自对准硅化工艺包括:在衬底、第三侧墙和栅极结构表面形成导电膜；采用热退火工艺使导电膜与衬底反应，在衬底表面形成导电层；在热退火工艺之后，去除剩余的导电膜。可选的，所述第一侧墙和第二侧墙的形成工艺包括:在衬底、栅介质层和栅电极层表面沉积第一侧墙层；在第一侧墙层表面沉积第二侧墙层；回刻蚀所述第二侧墙层和第一侧墙层，直至暴露出衬底和栅极结构表面为止，形成第一侧墙和第二侧墙。可选的，所述第二侧墙与衬底之间由第一侧墙相互隔离；所述第三侧墙与衬底之间由第一侧墙相互隔离。可选的，所述栅极结构还包括位于栅电极层表面的掩膜层，在去除第三侧墙之后，形成应力层之前，去除所述掩膜层。可选的，还包括:在去除第二侧墙之前，在栅极结构和第二侧墙两侧的衬底内形成源区和漏区。可选的，还包括:在去除第三侧墙之后，在衬底、导电层和栅极结构表面形成应力层，所述应力层的材料为氮化硅。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术的中，栅介质层和栅电极层两侧的侧壁和衬底表面具有第一侧墙，所述第一侧墙表面具有第二侧墙，所述第一侧墙和第二侧墙用于定义前序工艺的位置，例如栅极结构两侧的源区和漏区的位置。去除第二侧墙之后，在暴露出的第一侧墙表面再形成第三侧墙，所述第三侧墙的形成工艺能够去除衬底和栅极结构表面的杂质。而且所形成的第三侧墙伪后续形成的导电层定义了位置。后续以第三侧墙和栅极结构为掩膜，在衬底表面形成导电层之后，去除所述第三侧墙。而去除所述第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物，因此在去除第三侧墙之后，能够保证衬底、导电层和栅极结构电性能稳定，有利于使后续形成于衬底、导电层和栅极结构表面的应力层质量良好。进一步，所述第三侧墙的材料为氧化锗，而所述氧化锗能够以水湿法刻蚀去除，而且氧化锗能够溶于水中，即水和氧化锗反应不会产生固化物，因此以水刻蚀氧化锗之后，不会在衬底、导电层和栅极结构表面附着副产物，有利于后续工艺的进行，保证了所形成的半导体器件的性能。进一步，在第三侧墙和第一侧墙之间形成隔离侧墙。由于第三侧墙的材料为氧化锗，而氧化锗的化学性质不稳定，需要通过以氮化硅为材料的隔离侧墙使第三侧墙和第一侧墙之前的结合能力增强，使第三侧墙不易在后续工艺中发生剥离或移动等问题。进一步，所述第二侧墙的材料为氮化硅，去除第二侧墙的工艺为湿法刻蚀工艺，刻蚀液为磷酸。由于采用磷酸为刻蚀液的湿法刻蚀氮化硅的工艺中，容易产生氧化硅固化物，则在去除第二侧墙之后，衬底和栅极结构表面会附着氧化硅固化物，而后续形成第三侧墙的工艺能够去除衬底和栅极结构表面的氧化硅固化物，能够使所形成的半导体器件的性能更稳定。【附图说明】图1是表面具有应力层的晶体管的剖面结构示意图；图2至图5是一种具有应力层的晶体管形成过程的剖面结构示意图；图6至图11是本专利技术实施例的半导体器件的形成过程的剖面结构示意图。【具体实施方式】当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，其特征在于，包括：提供衬底，衬底表面具有若干栅极结构，所述栅极结构包括：位于衬底表面的栅介质层、位于栅介质层表面的栅电极层、以及位于栅介质层和栅电极层两侧的侧壁和衬底表面的第一侧墙，所述第一侧墙表面具有第二侧墙；去除所述第二侧墙，暴露出所述第一侧墙；在去除所述第二侧墙之后，在所述第一侧墙表面形成第三侧墙；以第三侧墙和栅极结构为掩膜，在第三侧墙和栅极结构两侧的衬底表面形成导电层；在形成导电层之后，去除第三侧墙，所述去除第三侧墙的工艺不在衬底、导电层和栅极结构表面附着副产物。

【技术特征摘要】

【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31