本发明专利技术涉及一种用于功率转换的MOSFET半导体器件，旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件，优化沟槽式功率半导体器件的高雪崩击穿能力并提供制备该器件的方法。具有向下延伸至有源区台面结构内的第一接触孔，和具有向下延伸至过渡区台面结构内的第二接触孔，其中第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。
【技术实现步骤摘要】
本专利技术涉及一种用于功率转换的MOSFET半导体器件，更确切的说，本专利技术旨在提供具有较好非钳位感性开关切换能力的沟槽式功率半导体器件，优化沟槽式功率半导体器件的雪崩击穿能力并提供制备该器件的方法。
技术介绍
在功率半导体器件中，基于晶体管单元密度和其他各种优势的考虑，栅极可以形成在自半导体硅衬底的表面向下延伸的沟槽之中，典型的范例就是沟槽式金属氧化物半导体场效应晶体管(MOSFET)，其他的例如还包括沟槽式的绝缘栅极双极晶体管等，它们有一个公共的特征，就是都包括各类具有各种功能的沟槽，但出于器件自身结构的特性，某些时候，很多沟槽底部处的电场强度显示出为器件的最高电场水平，在电压升高到器件进入雪崩的点上，在沟槽的角部雪崩击穿过程中将出现碰撞电离，会发生击穿产生雪崩电流。雪崩击穿一般容易导致热载流子效应，当接近栅极氧化层处发生击穿时，一个不良后果是热载流子可以被捕获注入至栅极氧化层，这可以损伤或断裂栅极氧化层，诱发功率器件长期的可靠性问题。此外，这样的沟槽常常成为器件达到高击穿电压的限制因素。另一个问题是，如果在低电流水平雪崩击穿期间，终端区发生击穿不会过大的妨碍器件的性能，此时器件无需担忧安全工作问题。但是一旦在一些特殊的工作期间，例如非钳位感性开关(UIS)切换期间，由于电路系统中电感的电流不会突变，导致器件往往要承受一些比较大的电压强度，相当于器件处于高电流水平雪崩击穿事件期间，面积有限的终端区很可能将无法安全有效地处理功率损耗，因为一个功率器件不可能消减器件有效晶体管单元的面积而无限地给终端区分配过大的面积，而后果就是，终端区的击穿会作为一个负面效应来影响了器件的安全工作区域(SOA)，这都是我们所不期望发生的。正是鉴于现有技术所面临的该等各种棘手难题，本专利技术认为很有必要将器件限定在安全工作区域(SOA)和设定在最优的非钳位感性开关(UIS)条件下，重新调整分布于器件的电场强度，使功率转换器件具备较佳的SOA和良好的UIS能力，所以本专利技术就是在这一前提下提出了后续内容中的各项实施方案。
技术实现思路
在一个实施例中，本专利技术提出了一种沟槽式功率半导体器件的制备方法，包括以下步骤:提供一个半导体衬底，包含底部衬底及位于底部衬底上方的外延层；刻蚀外延层，形成一个环形隔离沟槽和位于隔离沟槽内侧的有源沟槽，在隔离沟槽附近的一个有源沟槽与隔离沟槽之间具有一个有源至终端过渡区，介于有源区和终端区之间；填充导电材料至隔离沟槽内，并在有源沟槽内制备栅极；沉积一个绝缘钝化层覆盖在半导体衬底上方；刻蚀绝缘钝化层及过渡区、有源区各自的台面结构，形成贯穿绝缘钝化层、向下延伸至有源区台面结构内的第一接触孔，和形成贯穿绝缘钝化层、向下延伸至过渡区台面结构内的第二接触孔；第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。上述方法，半导体衬底具第一导电类型，在沉积绝缘钝化层之前，先在外延层的顶部植入掺杂物形成一个第二导电类型的本体层；以及随后至少在有源区的本体层的顶部植入掺杂物形成一个第一导电类型的顶部掺杂层。上述方法，在形成接触孔的步骤中:将一掩膜覆盖在绝缘钝化层上方，并至少形成掩膜中的第一、第二开口 ；用第一开口来刻蚀制备第一接触孔的同时，还用第二开口来刻蚀制备第二接触孔，第一开口比第二开口的尺寸要大。上述方法，在形成接触孔的步骤中:将一第一掩膜覆盖在绝缘钝化层之上并在第一掩膜中至少形成第一开口，以第一开口刻蚀制备第一接触孔；剥离第一掩膜后，将一第二掩膜覆盖在绝缘钝化层之上并在第二掩膜中至少形成第二开口，以第二开口刻蚀制备第二接触孔；第一开口比第二开口具有更大的开口尺寸。上述方法，通过第一、第二接触孔，向过渡区、有源区各自的本体层中注入与本体层掺杂类型相同，但掺杂浓度更大的掺杂物以形成本体接触区；由于第二接触孔相对第一接触孔而较小的深度值、宽度值，使形成于第二接触孔底部周围的本体接触区比形成于第一接触孔底部周围的本体接触区深度更浅、扩散范围更小。在一个实施例中，本专利技术提出了一种沟槽式功率半导体器件，包括:一个半导体衬底，包含底部衬底及位于底部衬底上方的外延层；设置在外延层中的一个环形隔离沟槽和位于隔离沟槽内侧的有源沟槽，在隔离沟槽附近的一个有源沟槽与隔离沟槽之间具有一个有源至终端过渡区，介于有源区和终端区之间；内衬于隔离沟槽、有源沟槽底部和侧壁的绝缘层，以及设置在隔离沟槽内的导电材料，和设置在有源沟槽内的栅极；覆盖在半导体衬底上方的一个绝缘钝化层；贯穿绝缘钝化层、向下延伸至有源区台面结构内的第一接触孔，贯穿绝缘钝化层、向下延伸至过渡区台面结构内的第二接触孔；第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。上述沟槽式功率半导体器件，设于第一、第二接触孔内的金属栓塞，和设于绝缘钝化层中对准隔离沟槽中导电材料的接触孔内的金属栓塞，都与绝缘钝化层上方交叠在有源区、过渡区及隔离沟槽之上的顶部金属电极电性接触。上述沟槽式功率半导体器件，半导体衬底具第一导电类型，在外延层的顶部形成有一第二导电类型的本体层，和至少在有源区的本体层的顶部形成有一第一导电类型的顶部掺杂层；其中第一、第二接触孔终止在本体层内。上述沟槽式功率半导体器件，在第一、第二接触孔的底部周围植入有第二导电类型的本体接触区；其中，第二接触孔底部周围的本体接触区的深度、扩散范围，分别对应比第一接触孔底部周围的本体接触区的深度、扩散范围要小。器件在未箝位电感性开关UIS转换期间，当发生雪崩击穿时，有源区本体层和外延层之间PN结发生雪崩击穿时还未触发隔离沟槽底部拐角处的雪崩击穿。上述沟槽式功率半导体器件，设置在有源沟槽内的栅极包括位于有源沟槽内下部的屏蔽栅极和位于有源沟槽内上部的控制栅极，并在屏蔽栅极和控制栅极之间设置有绝缘层将它们绝缘隔离；屏蔽栅极与隔离沟槽内的导电材料具有相同的电势。在另一个可选实施例中，本专利技术揭示了一种沟槽式功率半导体器件，包括:一个半导体衬底，半导体衬底包含底部衬底及位于底部衬底上方的外延层；具有多个第一沟槽，并设置在相邻第一沟槽之间的第一台面以及设置在第一沟槽和第二沟槽之间的第二台面，其中第一、第二和第三沟槽从外延层的上表面延伸到外延层之中；设置在第一台面从外延层的上表面延伸到外延层之中第一深度的源极区，该源极区具有与外延层完全相同的导电类型且延伸第一台面的整个宽度；设置在第一台面从源极区的底部向下延伸到外延层之中第二深度的第一本体区，第一本体区具有与外延层相反的导电类型且延伸第一台面的整个宽度；设置在第二台面从外延层的上表面延伸到外延层之中第三深度的第二本体区，第二本体区具有与外延层相反的导电类型且延伸第二台面的整个宽度；从外延层的上表面延伸穿过源极区到达第一本体区的第一接触孔，第一接触孔被导电材料填充；从外延层的上表面延伸到第二本体区的第二接触孔，第二接触孔被导电材料填充；其中第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。上述沟槽式功率半导体器件，所述的第一沟槽为有源沟槽，其内部填充有导电材料，第一沟槽内的所述导电材料与外延层绝缘并形成沟槽栅极。上述沟槽式功率半导体器件，所述的第二沟槽填充导电材料，第二沟槽内的所述导电材料与外延层绝缘，并且第二沟槽形成隔离沟槽。上述沟槽式功本文档来自技高网...
【技术保护点】
一种沟槽式功率半导体器件的制备方法，其特征在于，包括以下步骤：提供一半导体衬底，包含底部衬底及位于底部衬底上方的外延层；刻蚀外延层，形成一环形隔离沟槽和位于隔离沟槽内侧的有源沟槽，在隔离沟槽附近的一有源沟槽与隔离沟槽之间具有一有源至终端过渡区，介于有源区和终端区之间；填充导电材料至隔离沟槽内，并在有源沟槽内制备栅极；沉积一绝缘钝化层覆盖在半导体衬底上方；刻蚀绝缘钝化层及过渡区、有源区各自的台面结构，形成贯穿绝缘钝化层、向下延伸至有源区台面结构内的第一接触孔，和形成贯穿绝缘钝化层、向下延伸至过渡区台面结构内的第二接触孔；第一接触孔的深度值、宽度值分别对应比第二接触孔的深度值、宽度值要大。
【技术特征摘要】
【专利技术属性】
技术研发人员：丁永平，哈姆扎·耶尔马兹，王晓彬，马督儿·博德，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。